1．并行端接技術(shù)

　　并行端接主要是在盡量靠近負(fù)載端的位置加一個(gè)上拉阻抗和下拉阻抗，以實(shí)現(xiàn)終端的阻抗匹配，根據(jù)不同的應(yīng)用環(huán)境，并行端接又可分為以下幾種方式。

　　(1)簡(jiǎn)單的并行端接

　　這種方式是簡(jiǎn)單地在負(fù)載端加入一個(gè)下拉到地的電阻rt(rt=zo)來實(shí)現(xiàn)匹配，如圖1所示。采用此端接的條件是驅(qū)動(dòng)端必須能夠提供輸出高電平時(shí)的驅(qū)動(dòng)電流，以保證通過端接電阻的高電壓滿足門限電壓要求。在輸出為高電平狀態(tài)時(shí)，這種并行端接電路消耗的電流過大。對(duì)于50ω的端接負(fù)載(等于傳輸線阻抗)，維持ttl高電平消耗電流高達(dá)48 ma，因此一般器件很難可靠地支持這種端接電路。

　　圖1 簡(jiǎn)單的并行端接方式

　　(2) 戴維南(thevenin)并行端接

　　戴維南并行端接即分壓器型端接，如圖2所示。

　　圖2 戴維南并行端接方式

　　這種方式采用上拉電阻r；和下拉電阻燉構(gòu)成端接電阻，通過r1和r2來吸收反射。r1和r2阻值的選取由下面的條件決定，r1的最大值可由接收信號(hào)的最大上升時(shí)間(為rc充、放電時(shí)間常數(shù)的函數(shù))決定；其最小值由驅(qū)動(dòng)源的吸收電流數(shù)值決定，燉的選擇應(yīng)滿足當(dāng)傳輸線斷開時(shí)電路邏輯高電平的要求。戴維南等效阻抗可表示為：

　　rt=(r1×r2)/(r1+r2)

　　這里要求rt，等于傳輸線阻抗zo，以達(dá)到最佳匹配。此端接方案雖然降低了對(duì)源端器件驅(qū)動(dòng)能力的要求，但由于在vc，c和地之間連接了電阻r1和r2因而一直在從系統(tǒng)電源吸收電流，直流功耗較大。

　　(3)主動(dòng)并行端接

　　在主動(dòng)并行端接方式中，端接電阻rt(rt=zo)將負(fù)載端的信號(hào)拉至偏壓vbias，如圖3所示，vbias的選擇依據(jù)是使輸出驅(qū)動(dòng)源能夠?qū)Ω叩碗娖叫盘?hào)有吸收電流能力。這種端接方式需要一個(gè)具有吸、灌電流能力的獨(dú)立電壓源來滿足輸出電壓跳變速度的要求，并且如果偏移電壓vbias為負(fù)電壓的話，則輸入為邏輯高電平時(shí)有直流功率損耗。

　　圖3 主動(dòng)并行端接方式

　　(4)并行ac端接

　　如圖4所示，并行ac端接使用電阻和電容網(wǎng)絡(luò)(串聯(lián)rc)作為端接阻抗。端接電阻rt要小于等于傳輸線阻抗20，電容ct必須大于100 pf，推薦使用0.1μf的多層陶瓷電容。電容有阻低頻導(dǎo)高頻的作用，因此電阻rt不是驅(qū)動(dòng)源的直流負(fù)載，這種端接方式無任何直流功耗。

　　圖4 并行ac端接方式

　　(5)二極管并行端接法

　　某些情況下可以使用肖特基二極管或快速開關(guān)管進(jìn)行傳輸線端接，條件是二極管的開關(guān)速度必須比信號(hào)上升時(shí)間快4倍以上。典型的二極管端接如圖5所示，肖特基的正向壓降t／f(典型值為0.3 v～0.45 v)將輸入信號(hào)鉗位到ground－vf和呢vcc＋vf之間。這樣就顯著減小了信號(hào)的過沖(正尖峰)和下沖(負(fù)尖峰)，在某些應(yīng)用中也可只用一個(gè)二極管。

　　圖5 二極管并行端接方式

　　二極管端接的優(yōu)點(diǎn)在于二極管替換了需要電阻和電容元件的戴維南端接或rc端接，通過二極管鉗位減小過沖與下沖，不需要進(jìn)行走線的阻抗匹配。盡管二極管的價(jià)格要高于電阻，但系統(tǒng)整體的布局布線開銷也許會(huì)減少，因?yàn)椴恍枰紤]精確控制傳輸線的阻抗匹配。二極管端接的缺點(diǎn)在于二極管的開關(guān)速度一般很難做到很快，因此對(duì)于較高速的系統(tǒng)不適用。

　　歡迎轉(zhuǎn)載,信息來自維庫(kù)電子市場(chǎng)網(wǎng)（www.dzsc.com）