如圖為密碼鎖輸入電路的仿真結(jié)果圖，圖中的輸出信號clk_scan，c_debounce是為便于仿真時觀察中間結(jié)果而增加的觀測點的輸出，調(diào)試好后程序中的相應(yīng)語句應(yīng)注釋掉。

　　如圖 密碼鎖輸入電路仿真結(jié)果圖

　　為便于觀測有關(guān)結(jié)果，仿真時假設(shè)clk_1k為512 hz，相應(yīng)地，程序中的有關(guān)語旬改為“c_debounce<=q（1）；c_keyboard<=q（5 downto4）”。從仿真圖上可以看出，clk_ctr（即q（0）為clk_1k的2分頻，為256 hz；clk_debounce（即q（1））為clk_1k的22分頻，為128 hz；clk_scan（即q（5 downto 4））為clk_1k的25分頻，為16 hz。同時當clk_scan、key_in為1110011時對應(yīng)的按鍵為數(shù)字“1”，flag_n變?yōu)楦唠娖�，data_n則輸出數(shù)字h1，即b0001：為0111 101時對應(yīng)的按鍵為“0”，flag_n變?yōu)楦唠娖�，data n則輸出數(shù)字ho，即b0000；為0111011時對應(yīng)的按鍵為上鎖功能按鍵“*”，data-f變?yōu)楦唠娖�，data_f則輸出功能按鍵“上鎖”的碼字h4，即b0100。因此說明密碼鎖輸入電路keyboard.vhd的設(shè)計是正確的。

　　歡迎轉(zhuǎn)載,信息來自維庫電子市場網(wǎng)（www.dzsc.com）