根據(jù)系統(tǒng)的設(shè)計(jì)要求，本系統(tǒng)可分為三大基本組成部分：數(shù)據(jù)采集電路、數(shù)據(jù)運(yùn)算控制電路和數(shù)據(jù)顯示電路。考慮到fpga/cpld具有集成度高，i/0資源豐富，穩(wěn)定可靠，可現(xiàn)場(chǎng)在線(xiàn)編程等優(yōu)點(diǎn)，而單片機(jī)具有很好的人機(jī)接口和運(yùn)算控制功能，本系統(tǒng)擬用fpga/cpld和單片機(jī)相結(jié)合，構(gòu)成整個(gè)系統(tǒng)的測(cè)控主體。其中，fpga /cpld主要負(fù)責(zé)采集兩個(gè)同頻待測(cè)正弦信號(hào)的頻率和相位差所對(duì)應(yīng)的時(shí)間差，而單片機(jī)則負(fù)責(zé)讀取fpga/cpld采集到的數(shù)據(jù)，并根據(jù)這些數(shù)據(jù)計(jì)算待測(cè)正弦信號(hào)的頻率及兩路同頻正弦信號(hào)之間的相位差，同時(shí)通過(guò)功能鍵切換顯示出待測(cè)信號(hào)的頻率和相位差。同時(shí)，由于fpga對(duì)脈沖信號(hào)比較敏感，而被測(cè)信號(hào)是周期相同、相位不同的兩路正弦波信號(hào)，為了準(zhǔn)確地測(cè)出兩路正弦波信號(hào)的相位差及其頻率，我們需要對(duì)輸入波形進(jìn)行整形，使正弦波變成方波信號(hào)，并輸入fpga進(jìn)行處理。綜上所述，整個(gè)系統(tǒng)的總體原理框圖如圖1 所示。

　　圖1 系統(tǒng)原理框圖

　　歡迎轉(zhuǎn)載,信息來(lái)自維庫(kù)電子市場(chǎng)網(wǎng)（www.dzsc.com）