信號上升時間短是高速信號的一個重要特征，它對信號完整性的影響很大。那么保持系統(tǒng)本身參數(shù)不變，改變輸入信號的上升時間，如圖所示分別為上升時間0.5 ns、1 ns和2 ns時的近端及遠端串?dāng)_波形。

　　圖 信號上升時間不同時的近端和遠端串?dāng)_

　　由圖所示可見，上升沿的串?dāng)_的影響相當(dāng)大，隨著上升時間的變短，特別是當(dāng)平行走線長度小于飽和長度時，串?dāng)_電壓幅度將迅速減小。在現(xiàn)代高速設(shè)計中，具有快速邊沿速率的器件越來越被廣泛使用，這個問題必須引起注意。

　　從上面的分析中可以得到一些減小串?dāng)_的一般規(guī)則：

　　· 在滿足系統(tǒng)設(shè)計要求的情況下，盡量使用邊沿速率較慢的器件，因為它對串?dāng)_的影響最大；

　　· 加大布線間距，減小平行走線長度；

　　· 在設(shè)計目標阻抗時，應(yīng)該盡量使導(dǎo)體靠近參考平面即減小介質(zhì)層厚度，這樣傳輸線可以緊密地與參考平面耦合，從而減小對鄰近信號線的干擾；

　　· 如果有可能，信號線應(yīng)該設(shè)計成帶狀線或埋式微帶線，以獲得較好的串?dāng)_抑制效果；

　　· 相鄰信號層的走線應(yīng)彼此正交，以減小耦合：

　　· 對于要求十分嚴格的系統(tǒng)可以使用差分走線，如系統(tǒng)時鐘：

　　· 正確的端接可以減小或消除反射，從而減小串?dāng)_；

　　· 如果布線空間允許，可以在串?dāng)_嚴重的兩條線之間插入一條地線以降低耦合，并減小串?dāng)_；

　　· 妥善布局，防止布線時出現(xiàn)擁擠。

　　歡迎轉(zhuǎn)載,信息來自維庫電子市場網(wǎng)（www.dzsc.com）