先進(jìn)的芯片尺寸封裝(CSP)技術(shù)及其發(fā)展前景
發(fā)布時(shí)間:2007/8/20 0:00:00 訪問次數(shù):601
摘要:概述了芯片尺寸封裝(CSP)的基本結(jié)構(gòu)和分類,通過(guò)與傳統(tǒng)封裝形式進(jìn)行對(duì)比,指出了 CSP技術(shù)具有的突出優(yōu)點(diǎn),最后舉例說(shuō)明了它的最新應(yīng)用,并展望了其發(fā)展前景。
關(guān)鍵詞:微電子封裝技術(shù);芯片尺寸封裝;表面組裝技術(shù)
中圖分類號(hào):TN305.94;TN407 文獻(xiàn)標(biāo)識(shí)碼:A 文章編號(hào):1003-353X(2003)12-0039-05
1 引言
汽車電子裝置和其他消費(fèi)類電子產(chǎn)品的飛速發(fā)展,微電子封裝技術(shù)面臨著電子產(chǎn)品“高性價(jià)比、高可靠性、多功能、小型化及低成本”發(fā)展趨勢(shì)帶來(lái)的挑戰(zhàn)和機(jī)遇。QFP(四邊引腳扁平封裝)、TQFP(塑料四邊引腳扁平封裝)作為表面安裝技術(shù)(SMT)的主流封裝形式一直受到業(yè)界的青睞,但當(dāng)它們?cè)?.3mm引腳間距極限下進(jìn)行封裝、貼裝、焊接更多的I/O引腳的VLSI時(shí)遇到了難以克服的困難,尤其是在批量生產(chǎn)的情況下,成品率將大幅下降。因此以面陣列、球形凸點(diǎn)為I/O的BGA(球柵陣列)應(yīng)運(yùn)而生,以它為基礎(chǔ)繼而又發(fā)展為芯片尺寸封裝(Chip Scale Package,簡(jiǎn)稱 CSP)技術(shù)。采用新型的CSP技術(shù)可以確保VLSI在高性能、高可靠性的前提下實(shí)現(xiàn)芯片的最小尺寸封裝(接近裸芯片的尺寸),而相對(duì)成本卻更低,因此符合電子產(chǎn)品小型化的發(fā)展潮流,是極具市場(chǎng)競(jìng)爭(zhēng)力的高密度封裝形式。
CSP技術(shù)的出現(xiàn)為以裸芯片安裝為基礎(chǔ)的先進(jìn)封裝技術(shù)的發(fā)展,如多芯片組件(MCM)、芯片直接安裝(DCA),注入了新的活力,拓寬了高性能、高密度封裝的研發(fā)思路。在MCM技術(shù)面臨裸芯片難以儲(chǔ)運(yùn)、測(cè)試、老化篩選等問題時(shí),CSP技術(shù)使這種高密度封裝設(shè)計(jì)柳暗花明。
2 CSP技術(shù)的特點(diǎn)及分類
2.1 CSP之特點(diǎn)
根據(jù)J-STD-012標(biāo)準(zhǔn)的定義,CSP是指封裝尺寸不超過(guò)裸芯片1.2倍的一種先進(jìn)的封裝形式[1] 。CSP實(shí)際上是在原有芯片封裝技術(shù)尤其是BGA小型化過(guò)程中形成的,有人稱之為μBGA(微型球柵陣列,現(xiàn)在僅將它劃為CSP的一種形式),因此它自然地具有BGA封裝技術(shù)的許多優(yōu)點(diǎn)。
1)封裝尺寸小,可滿足高密封裝 CSP是目前體積最小的VLSI封裝之一,引腳數(shù)(I/O數(shù))相同的CSP封裝與QFP、BGA尺寸比較情況見表1[2]。
由表1可見,封裝引腳數(shù)越多的CSP尺寸遠(yuǎn)比傳統(tǒng)封裝形式小,易于實(shí)現(xiàn)高密度封裝,在IC規(guī)模不斷擴(kuò)大的情況下,競(jìng)爭(zhēng)優(yōu)勢(shì)十分明顯,因而已經(jīng)引起了IC制造業(yè)界的關(guān)注。
一般地,CSP封裝面積不到0.5mm節(jié)距QFP的 1/10,只有BGA的1/3~1/10[3]。在各種相同尺寸的芯片封裝中,CSP可容納的引腳數(shù)最多,適宜進(jìn)行多引腳數(shù)封裝,甚至可以應(yīng)用在I/O數(shù)超過(guò)2000 的高性能芯片上。例如,引腳節(jié)距為0.5mm,封裝尺寸為40×40的QFP,引腳數(shù)最多為304根,若要增加引腳數(shù),只能減小引腳節(jié)距,但在傳統(tǒng)工藝條件下,QFP難以突破0.3mm的技術(shù)極限;與 CSP相提并論的是BGA封裝,它的引腳數(shù)可達(dá)600~1000根,但值得重視的是,在引腳數(shù)相同的情況下,CSP的組裝遠(yuǎn)比BGA容易。
(2)電學(xué)性能優(yōu)良 CSP的內(nèi)部布線長(zhǎng)度(僅為0.8~1.0mm)比QFP或BGA的布線長(zhǎng)度短得多 [4],寄生引線電容(<0.001mΩ)、引線電阻(<0.001nH)及引線電感(<0.001pF)均很小,從而使信號(hào)傳輸延遲大為縮短。CSP的存取時(shí)間比QFP或BGA短1/ 5~1/6左右,同時(shí)CSP的抗噪能力強(qiáng),開關(guān)噪聲只有DIP(雙列直插式封裝)的1/2。這些主要電學(xué)性能指標(biāo)已經(jīng)接近裸芯片的水平,在時(shí)鐘頻率已超過(guò)雙G的高速通信領(lǐng)域,LSI芯片的CSP將是十分理想的選擇。
(3)測(cè)試、篩選、老化容易MCM技術(shù)是當(dāng)今最高效、最先進(jìn)的高密度封裝之一,其技術(shù)核心是采用裸芯片安裝,優(yōu)點(diǎn)是無(wú)內(nèi)部芯片封裝延遲及大幅度提高了組件封裝密度,因此未來(lái)市場(chǎng)令人樂觀。但它的裸芯片測(cè)試、篩選、老化問題至今尚未解決,合格裸芯片的獲得比較困難,導(dǎo)致成品率相當(dāng)?shù)停圃斐杀竞芨遊4];而CSP則可進(jìn)行全面老化、篩選、測(cè)試,并且操作、修整方便,能獲得真正的KGD芯片,在目前情況下用CSP替代裸芯片安裝勢(shì)在必行。
(4)散熱性能優(yōu)良 CSP封裝通過(guò)焊球與PCB連接,由于接觸面積大,所以芯片在運(yùn)行時(shí)所產(chǎn)生的熱量可以很容易地傳導(dǎo)到PCB上并散發(fā)出去;而傳統(tǒng)的TSOP(薄型小外形封裝)方式中,芯片是通過(guò)引腳焊在PCB上的,焊點(diǎn)和PCB板的接觸面積小,使芯片向PCB板散熱就相對(duì)困難。測(cè)試結(jié)果表明,通過(guò)傳導(dǎo)方式的散熱量可占到80%以上。
同時(shí),CSP芯片正面向下安裝,可以從背面散熱,且散熱效果良好,10mm×10mm CSP的熱阻為35℃/W,而TSOP、QFP的熱阻則可達(dá)40℃/W。若通過(guò)散熱片強(qiáng)制冷卻,CSP的熱阻可降低到4.2,而QFP的則為11.8[3]。
(5)封裝內(nèi)無(wú)需填料 大多數(shù)CSP封裝中凸點(diǎn)和熱塑性粘合劑的彈性很好,不會(huì)因晶片與基底熱膨脹系數(shù)不同而造成應(yīng)力,因此也就不必在底部填料(underfill),省去了填料時(shí)間和填料費(fèi)用 [5],這在傳統(tǒng)的SMT封裝中是不可能的。
(6)制造工藝、設(shè)備的兼容性好 CSP與現(xiàn)有的SMT工藝和基礎(chǔ)設(shè)備的兼容性好,而且它的
摘要:概述了芯片尺寸封裝(CSP)的基本結(jié)構(gòu)和分類,通過(guò)與傳統(tǒng)封裝形式進(jìn)行對(duì)比,指出了 CSP技術(shù)具有的突出優(yōu)點(diǎn),最后舉例說(shuō)明了它的最新應(yīng)用,并展望了其發(fā)展前景。
關(guān)鍵詞:微電子封裝技術(shù);芯片尺寸封裝;表面組裝技術(shù)
中圖分類號(hào):TN305.94;TN407 文獻(xiàn)標(biāo)識(shí)碼:A 文章編號(hào):1003-353X(2003)12-0039-05
1 引言
汽車電子裝置和其他消費(fèi)類電子產(chǎn)品的飛速發(fā)展,微電子封裝技術(shù)面臨著電子產(chǎn)品“高性價(jià)比、高可靠性、多功能、小型化及低成本”發(fā)展趨勢(shì)帶來(lái)的挑戰(zhàn)和機(jī)遇。QFP(四邊引腳扁平封裝)、TQFP(塑料四邊引腳扁平封裝)作為表面安裝技術(shù)(SMT)的主流封裝形式一直受到業(yè)界的青睞,但當(dāng)它們?cè)?.3mm引腳間距極限下進(jìn)行封裝、貼裝、焊接更多的I/O引腳的VLSI時(shí)遇到了難以克服的困難,尤其是在批量生產(chǎn)的情況下,成品率將大幅下降。因此以面陣列、球形凸點(diǎn)為I/O的BGA(球柵陣列)應(yīng)運(yùn)而生,以它為基礎(chǔ)繼而又發(fā)展為芯片尺寸封裝(Chip Scale Package,簡(jiǎn)稱 CSP)技術(shù)。采用新型的CSP技術(shù)可以確保VLSI在高性能、高可靠性的前提下實(shí)現(xiàn)芯片的最小尺寸封裝(接近裸芯片的尺寸),而相對(duì)成本卻更低,因此符合電子產(chǎn)品小型化的發(fā)展潮流,是極具市場(chǎng)競(jìng)爭(zhēng)力的高密度封裝形式。
CSP技術(shù)的出現(xiàn)為以裸芯片安裝為基礎(chǔ)的先進(jìn)封裝技術(shù)的發(fā)展,如多芯片組件(MCM)、芯片直接安裝(DCA),注入了新的活力,拓寬了高性能、高密度封裝的研發(fā)思路。在MCM技術(shù)面臨裸芯片難以儲(chǔ)運(yùn)、測(cè)試、老化篩選等問題時(shí),CSP技術(shù)使這種高密度封裝設(shè)計(jì)柳暗花明。
2 CSP技術(shù)的特點(diǎn)及分類
2.1 CSP之特點(diǎn)
根據(jù)J-STD-012標(biāo)準(zhǔn)的定義,CSP是指封裝尺寸不超過(guò)裸芯片1.2倍的一種先進(jìn)的封裝形式[1] 。CSP實(shí)際上是在原有芯片封裝技術(shù)尤其是BGA小型化過(guò)程中形成的,有人稱之為μBGA(微型球柵陣列,現(xiàn)在僅將它劃為CSP的一種形式),因此它自然地具有BGA封裝技術(shù)的許多優(yōu)點(diǎn)。
1)封裝尺寸小,可滿足高密封裝 CSP是目前體積最小的VLSI封裝之一,引腳數(shù)(I/O數(shù))相同的CSP封裝與QFP、BGA尺寸比較情況見表1[2]。
由表1可見,封裝引腳數(shù)越多的CSP尺寸遠(yuǎn)比傳統(tǒng)封裝形式小,易于實(shí)現(xiàn)高密度封裝,在IC規(guī)模不斷擴(kuò)大的情況下,競(jìng)爭(zhēng)優(yōu)勢(shì)十分明顯,因而已經(jīng)引起了IC制造業(yè)界的關(guān)注。
一般地,CSP封裝面積不到0.5mm節(jié)距QFP的 1/10,只有BGA的1/3~1/10[3]。在各種相同尺寸的芯片封裝中,CSP可容納的引腳數(shù)最多,適宜進(jìn)行多引腳數(shù)封裝,甚至可以應(yīng)用在I/O數(shù)超過(guò)2000 的高性能芯片上。例如,引腳節(jié)距為0.5mm,封裝尺寸為40×40的QFP,引腳數(shù)最多為304根,若要增加引腳數(shù),只能減小引腳節(jié)距,但在傳統(tǒng)工藝條件下,QFP難以突破0.3mm的技術(shù)極限;與 CSP相提并論的是BGA封裝,它的引腳數(shù)可達(dá)600~1000根,但值得重視的是,在引腳數(shù)相同的情況下,CSP的組裝遠(yuǎn)比BGA容易。
(2)電學(xué)性能優(yōu)良 CSP的內(nèi)部布線長(zhǎng)度(僅為0.8~1.0mm)比QFP或BGA的布線長(zhǎng)度短得多 [4],寄生引線電容(<0.001mΩ)、引線電阻(<0.001nH)及引線電感(<0.001pF)均很小,從而使信號(hào)傳輸延遲大為縮短。CSP的存取時(shí)間比QFP或BGA短1/ 5~1/6左右,同時(shí)CSP的抗噪能力強(qiáng),開關(guān)噪聲只有DIP(雙列直插式封裝)的1/2。這些主要電學(xué)性能指標(biāo)已經(jīng)接近裸芯片的水平,在時(shí)鐘頻率已超過(guò)雙G的高速通信領(lǐng)域,LSI芯片的CSP將是十分理想的選擇。
(3)測(cè)試、篩選、老化容易MCM技術(shù)是當(dāng)今最高效、最先進(jìn)的高密度封裝之一,其技術(shù)核心是采用裸芯片安裝,優(yōu)點(diǎn)是無(wú)內(nèi)部芯片封裝延遲及大幅度提高了組件封裝密度,因此未來(lái)市場(chǎng)令人樂觀。但它的裸芯片測(cè)試、篩選、老化問題至今尚未解決,合格裸芯片的獲得比較困難,導(dǎo)致成品率相當(dāng)?shù)停圃斐杀竞芨遊4];而CSP則可進(jìn)行全面老化、篩選、測(cè)試,并且操作、修整方便,能獲得真正的KGD芯片,在目前情況下用CSP替代裸芯片安裝勢(shì)在必行。
(4)散熱性能優(yōu)良 CSP封裝通過(guò)焊球與PCB連接,由于接觸面積大,所以芯片在運(yùn)行時(shí)所產(chǎn)生的熱量可以很容易地傳導(dǎo)到PCB上并散發(fā)出去;而傳統(tǒng)的TSOP(薄型小外形封裝)方式中,芯片是通過(guò)引腳焊在PCB上的,焊點(diǎn)和PCB板的接觸面積小,使芯片向PCB板散熱就相對(duì)困難。測(cè)試結(jié)果表明,通過(guò)傳導(dǎo)方式的散熱量可占到80%以上。
同時(shí),CSP芯片正面向下安裝,可以從背面散熱,且散熱效果良好,10mm×10mm CSP的熱阻為35℃/W,而TSOP、QFP的熱阻則可達(dá)40℃/W。若通過(guò)散熱片強(qiáng)制冷卻,CSP的熱阻可降低到4.2,而QFP的則為11.8[3]。
(5)封裝內(nèi)無(wú)需填料 大多數(shù)CSP封裝中凸點(diǎn)和熱塑性粘合劑的彈性很好,不會(huì)因晶片與基底熱膨脹系數(shù)不同而造成應(yīng)力,因此也就不必在底部填料(underfill),省去了填料時(shí)間和填料費(fèi)用 [5],這在傳統(tǒng)的SMT封裝中是不可能的。
(6)制造工藝、設(shè)備的兼容性好 CSP與現(xiàn)有的SMT工藝和基礎(chǔ)設(shè)備的兼容性好,而且它的
熱門點(diǎn)擊
- MMIC和RFIC的CAD 王紹東,高學(xué)邦,
- 遲滯比較器
- 壓電晶體
- LabVIEW與MATLAB混合編程
- 精工電波掛鐘:自動(dòng)對(duì)時(shí)、自動(dòng)發(fā)光
- 射頻功率放大器的自適應(yīng)前饋線性化技術(shù) 蔡鐘斌
- 3G W-CDMA FDD直接轉(zhuǎn)換零中頻接收
- 以太網(wǎng):技術(shù)和應(yīng)用不斷擴(kuò)展 信息產(chǎn)業(yè)部電信研
- 數(shù)字傳感器信號(hào)遠(yuǎn)傳時(shí)的兩個(gè)技術(shù)問題 周勝海
- 嵌入式設(shè)備鼠標(biāo)接口的設(shè)計(jì)與實(shí)現(xiàn) 上海華東師范
推薦技術(shù)資料
- 按鈕與燈的互動(dòng)實(shí)例
- 現(xiàn)在趕快去看看這個(gè)目錄卞有什么。FGA15N120AN... [詳細(xì)]
- AMOLED顯示驅(qū)動(dòng)芯片關(guān)鍵技
- CMOS圖像傳感器技術(shù)參數(shù)設(shè)計(jì)
- GB300 超級(jí)芯片應(yīng)用需求分
- 4NP 工藝NVIDIA Bl
- GB300 芯片、NVL72
- 首個(gè)最新高端芯片人工智能服務(wù)器
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究