radix－2 fft可以用蝶形處理器有效地實(shí)現(xiàn)，這種處理器除了蝶形本身外，還包括額外的旋轉(zhuǎn)因子復(fù)數(shù)乘法器。

　　radix－2蝶形處理器由一個復(fù)數(shù)加法器、一個復(fù)數(shù)減法器和一個旋轉(zhuǎn)因子的復(fù)數(shù)乘法器組成。旋轉(zhuǎn)因子的復(fù)數(shù)乘法通常由4次實(shí)數(shù)乘法和2次加／減法運(yùn)算實(shí)現(xiàn)。但是只用3次實(shí)數(shù)乘法和3次加／減法運(yùn)算構(gòu)造復(fù)數(shù)乘法器也是可能的，因?yàn)橐粋�操作數(shù)是可以預(yù)先計算的。算法如下：

　　檢驗(yàn)：

　　這種算法使用了3次乘法、1次加法和2次減法，其代價是額外的第三個表。

　　下面的示例說明了這種旋轉(zhuǎn)因子復(fù)數(shù)乘法器的實(shí)現(xiàn)過程。

　　例 旋轉(zhuǎn)因子乘法器

　　我們首先給旋轉(zhuǎn)因子乘法器選擇—些具體的設(shè)計參數(shù)。假設(shè)有8位二進(jìn)制輸入數(shù)據(jù)，系數(shù)就應(yīng)該有8位（也就是7位數(shù)字位和一位符號位），并怯乘以e^jπ／9＝e^j20°。量化成8位，旋轉(zhuǎn)因子就變成了c＋js=128×e^jπ／9＝121＋j39。如果輸入值是70＋j50，則所期望的結(jié)果是：

　　旋轉(zhuǎn)因子乘法器是用3個lpm＿mult組件實(shí)例和3個lpm＿add＿sub模塊來實(shí)現(xiàn)的。輸出經(jīng)過刻度，也具有與輸入相同的數(shù)據(jù)格式。這是合理的，因?yàn)閹в袕?fù)數(shù)指數(shù)e^jφ的乘法不應(yīng)該改變復(fù)數(shù)輸入的幅值。（對于就地fft而言）為了保證較短的延遲，復(fù)數(shù)乘法器只有輸出寄存器，沒有內(nèi)部流水線寄存器。這個惟一的輸出寄存器就有可能決定設(shè)計的registered performance，但是從圖3的仿真結(jié)果來看，可以忽略不計。這一設(shè)計使用了493個lc，如果lpm＿mult組件是流水線結(jié)構(gòu)，運(yùn)行速度還可以更快。

　　圖3 旋轉(zhuǎn)因子乘法器的vhdl仿真

　　就地實(shí)現(xiàn)（也就是只有一個數(shù)據(jù)存儲器）現(xiàn)在也是可行的，因?yàn)榈翁幚砥骺梢员辉O(shè)計成沒有流水線級的。如果引入額外的流水線級（一個給蝶形，3個給乘法器），設(shè)計規(guī)模就會增大一些，不過可以提高速度。這種流水線設(shè)計的價格就是整個fft的額外數(shù)據(jù)存儲器的成本，這是因?yàn)閿?shù)據(jù)讀和寫存儲器現(xiàn)在必須被分開，也就是說非就地計算也可以實(shí)現(xiàn)。

　　歡迎轉(zhuǎn)載，信息來源維庫電子市場網(wǎng)（www.dzsc.com）