摘要：闡述了基于VXI總線的任意數(shù)字信號發(fā)生器的特點(diǎn)及基本原理，用FPGA器件實(shí)現(xiàn)了VXI總線寄存器基接口電路，提出了用AHDL語言設(shè)計(jì)可編程分頻器的方法，并具體分析了信號輸出的電路原理和工作過程。實(shí)踐證明系統(tǒng)原理和硬件設(shè)計(jì)是成功的。

    關(guān)鍵詞：VXI總線 FPGA器件 接口電路 數(shù)字信號發(fā)生器 AHDL

VXI總線測試平臺是儀器測量領(lǐng)域的前沿技術(shù)，可以靈活地組建自動測試系統(tǒng)，其模塊化、靈活性強(qiáng)、即插即用、數(shù)字吞吐能力強(qiáng)的特點(diǎn)使VXI總線測試平臺的應(yīng)用越來越廣泛。

在自動控制、智能檢測、數(shù)字系統(tǒng)故障診斷領(lǐng)域，經(jīng)常需要非周期性地產(chǎn)生任意編碼的數(shù)字序列，作為激勵信號源�；赩XI總線的任意數(shù)字信號發(fā)生器，是一個B尺寸、單槽、A16/D16、寄存器基模塊，它能夠產(chǎn)生任意編碼的數(shù)字信號，8路數(shù)字信號均可獨(dú)立地任意編輯，輸出信號最小脈寬為25ns。采用Altera公司的FLEX系列的FPGA，可實(shí)現(xiàn)寄存器基接口電路和部分功能電路。用LabWindows/CVI軟件設(shè)計(jì)了虛擬儀器軟面板，界面友好，操作方便。

1 系統(tǒng)組成及工作原理

數(shù)字信號發(fā)生器采用VXI總線測試平臺，有8路獨(dú)立的輸出信號，均可預(yù)先存儲在容量為64K的靜態(tài)存儲器中，可以獨(dú)立地編輯各種輸出信號；時鐘頻率最高可達(dá)40MHz；輸出信號支持高電平、低電平和高阻態(tài)三種狀態(tài)；輸出電平兼容CMOS/TTL電平；輸出信號擺率不超過±5ns；采用可編程分頻器，實(shí)現(xiàn)對時鐘的任意分頻；輸出電平脈沖寬度可編程調(diào)節(jié)。系統(tǒng)的組成框圖如圖1所示。

在PC機(jī)上將編輯好的8路波形數(shù)據(jù)文件和1路三態(tài)控制數(shù)據(jù)文件分別裝載到64K×8的靜態(tài)存儲器和64K×4的靜態(tài)存儲器中。波形文件的裝載是通過VXI總線的地址譯碼選擇A1～A5中某一配置寄存器的地址，再結(jié)合寫操作來完成的。由于VXI總線每進(jìn)行一次寫操作，都會產(chǎn)生一個低電平有效的脈沖信號LATCH*，LATCH*信號將8路信號的8位編碼波形數(shù)據(jù)和1位三態(tài)控制數(shù)據(jù)存入寄存器，同時LATCH*信號將16位地址計(jì)數(shù)器的地址加1，當(dāng)進(jìn)行下一個寫操作時，完成下8位編碼波形數(shù)據(jù)和三態(tài)控制數(shù)據(jù)的裝載，如此反復(fù)，直至所有的波形數(shù)據(jù)裝載完畢。波形數(shù)據(jù)文件的裝載在LabWindows/CVI所開發(fā)的驅(qū)動程序作用下工作，當(dāng)系統(tǒng)加電或軟件復(fù)位時，16位地址計(jì)數(shù)器的初始地置為0000H，在16位地址計(jì)數(shù)器的作用下，能夠?qū)崿F(xiàn)0000H～FFFFH或任一指定地址范圍的數(shù)據(jù)加載。

當(dāng)驅(qū)動程序輸出波形文件時，指定某一起始地址作為16位的地址計(jì)數(shù)器的當(dāng)努、當(dāng)發(fā)出允許輸出信號時，由可編輯分頻器所分頻的時鐘信號同時加到16位地址計(jì)數(shù)器、輸出觸發(fā)器74ACT11825以及D觸發(fā)器SN74ACT74上，在時鐘信號的作用下，16位地址計(jì)數(shù)器開始計(jì)數(shù)，輸出的16位地址作用在靜態(tài)存儲器上。靜態(tài)存儲器采用的是CYPRESS公司的CY74194芯片，從地址有效到數(shù)據(jù)輸出的最小延遲時間為12ns，存儲器輸出的8路波形數(shù)據(jù)DAIN[7..0]和1路三態(tài)控制信號CIN作用在輸出芯片74ACT11825上，如圖2所示。當(dāng)三態(tài)控制存儲器輸出的信號為低電平時，74ACT11825的時鐘允許信號線有效，輸出的波形數(shù)據(jù)與靜態(tài)存儲器中選通的波形數(shù)據(jù)；當(dāng)三態(tài)控制存儲器輸出的信號為高電平時，則74ACT11825的時鐘允許信號線無效，此時的高電平信號經(jīng)過SN74ACT74觸發(fā)器的輸出端，作用在74ACT11825的輸出使能端上，使輸出信號為高阻態(tài)。

2 任意可編程分頻器的實(shí)現(xiàn)

任意可編程分頻器是用來實(shí)現(xiàn)對40MHz時鐘信號的任意分頻，它實(shí)現(xiàn)的分頻值由輸入的初始值d[WIDTH-1..0]所決定。這里取WIDTH=10，則能實(shí)現(xiàn)2～1024的分頻。也可以根據(jù)電路的不同要求，選擇不同的WIDTH值，實(shí)現(xiàn)不同的分頻。由于采用ALT