基于DSP的DVB流發(fā)射/接收系統(tǒng)
發(fā)布時(shí)間:2007/8/20 0:00:00 訪問(wèn)次數(shù):600
摘 要:研究了數(shù)字視頻廣播流的發(fā)射/接收系統(tǒng),基于DSP技術(shù)實(shí)現(xiàn)了0~8 Mbps的DVB流的發(fā)射和接收系統(tǒng),誤碼率低于10-7,詳細(xì)介紹了發(fā)射/接收系統(tǒng)數(shù)據(jù)處理原理,探討了相關(guān)系統(tǒng)硬件設(shè)計(jì)和軟件實(shí)現(xiàn)問(wèn)題。
關(guān)鍵詞:數(shù)字視頻廣播流;發(fā)射/接收系統(tǒng);數(shù)據(jù)處理;DSP;設(shè)計(jì)
一、序言
隨著數(shù)字視頻廣播(DVB)技術(shù)的發(fā)展,國(guó)內(nèi)開(kāi)展了相關(guān)研究,其中真正研制數(shù)字視頻廣播流發(fā)射和接收系統(tǒng)的卻很少。為滿足DVB系統(tǒng)發(fā)射和接收的需要,基于DSP技術(shù)研制了可以進(jìn)行0~8 Mbps的數(shù)字視頻廣播流(DVBS)發(fā)射/接收系統(tǒng),誤碼率低于10-7。
二、系統(tǒng)框圖及流程
為滿足0~8 Mbps的數(shù)據(jù)處理能力,采用美國(guó)TI公司最新DSP處理芯片TMS320VC33-120(以下簡(jiǎn)稱VC33)為系統(tǒng)控制及數(shù)據(jù)處理器,美國(guó) Lucent公司E1/T1收發(fā)兩用芯片T7688作為發(fā)射/接收系統(tǒng)E1數(shù)據(jù)接口。E1接口即時(shí)分復(fù)用TDM方式PCM30/32傳輸,對(duì)系統(tǒng)發(fā)送端的時(shí)鐘同步有較高要求[1]。系統(tǒng)在硬件和軟件共同控制下,將輸入數(shù)據(jù)流分割為4個(gè)標(biāo)準(zhǔn)的E1接口數(shù)據(jù)。系統(tǒng)總體框圖如圖1所示。
1DVBS發(fā)射系統(tǒng)框圖及流程
首先介紹DVBS發(fā)射系統(tǒng)數(shù)據(jù)流形成過(guò)程,如圖2所示。發(fā)射系統(tǒng)接口電路中,為形成標(biāo)準(zhǔn)DVBS,系統(tǒng)將接口電路中接收到的6 Mbps視頻流、384 kbps音頻流、每188字節(jié)包含4字節(jié)的TS包頭以及用戶數(shù)據(jù)復(fù)合成傳送流TS。系統(tǒng)在傳輸中每隔40 ms還插入一個(gè)程序參考時(shí)鐘PCR,相應(yīng)TS包頭將增加8個(gè)字節(jié),插入PCR后系統(tǒng)速率增加為
在實(shí)際中,PES分組包頭將會(huì)對(duì)視頻和音頻數(shù)據(jù)增加約1%,當(dāng)數(shù)據(jù)送入系統(tǒng)信道之前,數(shù)據(jù)還需經(jīng)過(guò)擾碼及糾錯(cuò)編碼,被分成4路分別送入4個(gè)E1接口電路。在圖2中,糾錯(cuò)編碼選用BCH(511,493)碼,經(jīng)過(guò)模2運(yùn)算可實(shí)現(xiàn)糾正2個(gè)誤碼。由于糾錯(cuò)編碼的加入,最后數(shù)據(jù)率增加為
系統(tǒng)在VC33 的控制下將數(shù)據(jù)等分為4, 每路TDM輸出的信號(hào)為1.662 Mbps,隨后數(shù)據(jù)在E1接口電路中經(jīng)加入幀同步頭,聯(lián)絡(luò)信號(hào)及特定的填充字比特后形成標(biāo)準(zhǔn)基群的2.048 Mbps比特流,經(jīng)E1接口電路變換為HDB3碼后直接送出E1接口。發(fā)射系統(tǒng)的具體流程如下:并行DVB流(串行異步DVB數(shù)據(jù)先經(jīng)過(guò)串并轉(zhuǎn)換成16位并行數(shù)據(jù))送至發(fā)射緩存1(FIFO1為4 k×16 bit),VC33判斷緩存1處于半滿后,從緩存1讀取半滿數(shù)據(jù)量并按照E1格式劃分幀時(shí)隙、組幀、添加幀同步頭、復(fù)幀同步頭、添加信令等,寫(xiě)入發(fā)射緩存 2(FIFO2為4k×16 bit)。緩存2數(shù)據(jù)經(jīng)過(guò)16位并行—1路串行—4位并行變換電路,完成4路2.048 Mbps比特流E1分組,經(jīng)E1接口電路變換為HDB3碼后直接送出E1接口。為避免出現(xiàn)緩存2數(shù)據(jù)被讀空而緩存1未處于半滿的數(shù)據(jù)紊亂情況,我們采用 VC33自動(dòng)添加特定格式的添加字(在接收通道中必須將添加字檢測(cè)并剔除)方法處理。DVBS發(fā)射系統(tǒng)工作原理框圖如圖3所示,DVBS發(fā)射系統(tǒng)實(shí)現(xiàn)框圖如圖4所示。
2. DVBS接收系統(tǒng)流程
接收系統(tǒng)是發(fā)射系統(tǒng)的逆過(guò)程,其各框圖與發(fā)射系統(tǒng)框圖基本一致(本文略去)。接收系統(tǒng)流程是:接收變壓器接收4 路E1數(shù)據(jù),通過(guò)4位并行—
摘 要:研究了數(shù)字視頻廣播流的發(fā)射/接收系統(tǒng),基于DSP技術(shù)實(shí)現(xiàn)了0~8 Mbps的DVB流的發(fā)射和接收系統(tǒng),誤碼率低于10-7,詳細(xì)介紹了發(fā)射/接收系統(tǒng)數(shù)據(jù)處理原理,探討了相關(guān)系統(tǒng)硬件設(shè)計(jì)和軟件實(shí)現(xiàn)問(wèn)題。
關(guān)鍵詞:數(shù)字視頻廣播流;發(fā)射/接收系統(tǒng);數(shù)據(jù)處理;DSP;設(shè)計(jì)
一、序言
隨著數(shù)字視頻廣播(DVB)技術(shù)的發(fā)展,國(guó)內(nèi)開(kāi)展了相關(guān)研究,其中真正研制數(shù)字視頻廣播流發(fā)射和接收系統(tǒng)的卻很少。為滿足DVB系統(tǒng)發(fā)射和接收的需要,基于DSP技術(shù)研制了可以進(jìn)行0~8 Mbps的數(shù)字視頻廣播流(DVBS)發(fā)射/接收系統(tǒng),誤碼率低于10-7。
二、系統(tǒng)框圖及流程
為滿足0~8 Mbps的數(shù)據(jù)處理能力,采用美國(guó)TI公司最新DSP處理芯片TMS320VC33-120(以下簡(jiǎn)稱VC33)為系統(tǒng)控制及數(shù)據(jù)處理器,美國(guó) Lucent公司E1/T1收發(fā)兩用芯片T7688作為發(fā)射/接收系統(tǒng)E1數(shù)據(jù)接口。E1接口即時(shí)分復(fù)用TDM方式PCM30/32傳輸,對(duì)系統(tǒng)發(fā)送端的時(shí)鐘同步有較高要求[1]。系統(tǒng)在硬件和軟件共同控制下,將輸入數(shù)據(jù)流分割為4個(gè)標(biāo)準(zhǔn)的E1接口數(shù)據(jù)。系統(tǒng)總體框圖如圖1所示。
1DVBS發(fā)射系統(tǒng)框圖及流程
首先介紹DVBS發(fā)射系統(tǒng)數(shù)據(jù)流形成過(guò)程,如圖2所示。發(fā)射系統(tǒng)接口電路中,為形成標(biāo)準(zhǔn)DVBS,系統(tǒng)將接口電路中接收到的6 Mbps視頻流、384 kbps音頻流、每188字節(jié)包含4字節(jié)的TS包頭以及用戶數(shù)據(jù)復(fù)合成傳送流TS。系統(tǒng)在傳輸中每隔40 ms還插入一個(gè)程序參考時(shí)鐘PCR,相應(yīng)TS包頭將增加8個(gè)字節(jié),插入PCR后系統(tǒng)速率增加為
在實(shí)際中,PES分組包頭將會(huì)對(duì)視頻和音頻數(shù)據(jù)增加約1%,當(dāng)數(shù)據(jù)送入系統(tǒng)信道之前,數(shù)據(jù)還需經(jīng)過(guò)擾碼及糾錯(cuò)編碼,被分成4路分別送入4個(gè)E1接口電路。在圖2中,糾錯(cuò)編碼選用BCH(511,493)碼,經(jīng)過(guò)模2運(yùn)算可實(shí)現(xiàn)糾正2個(gè)誤碼。由于糾錯(cuò)編碼的加入,最后數(shù)據(jù)率增加為
系統(tǒng)在VC33 的控制下將數(shù)據(jù)等分為4, 每路TDM輸出的信號(hào)為1.662 Mbps,隨后數(shù)據(jù)在E1接口電路中經(jīng)加入幀同步頭,聯(lián)絡(luò)信號(hào)及特定的填充字比特后形成標(biāo)準(zhǔn)基群的2.048 Mbps比特流,經(jīng)E1接口電路變換為HDB3碼后直接送出E1接口。發(fā)射系統(tǒng)的具體流程如下:并行DVB流(串行異步DVB數(shù)據(jù)先經(jīng)過(guò)串并轉(zhuǎn)換成16位并行數(shù)據(jù))送至發(fā)射緩存1(FIFO1為4 k×16 bit),VC33判斷緩存1處于半滿后,從緩存1讀取半滿數(shù)據(jù)量并按照E1格式劃分幀時(shí)隙、組幀、添加幀同步頭、復(fù)幀同步頭、添加信令等,寫(xiě)入發(fā)射緩存 2(FIFO2為4k×16 bit)。緩存2數(shù)據(jù)經(jīng)過(guò)16位并行—1路串行—4位并行變換電路,完成4路2.048 Mbps比特流E1分組,經(jīng)E1接口電路變換為HDB3碼后直接送出E1接口。為避免出現(xiàn)緩存2數(shù)據(jù)被讀空而緩存1未處于半滿的數(shù)據(jù)紊亂情況,我們采用 VC33自動(dòng)添加特定格式的添加字(在接收通道中必須將添加字檢測(cè)并剔除)方法處理。DVBS發(fā)射系統(tǒng)工作原理框圖如圖3所示,DVBS發(fā)射系統(tǒng)實(shí)現(xiàn)框圖如圖4所示。
2. DVBS接收系統(tǒng)流程
接收系統(tǒng)是發(fā)射系統(tǒng)的逆過(guò)程,其各框圖與發(fā)射系統(tǒng)框圖基本一致(本文略去)。接收系統(tǒng)流程是:接收變壓器接收4 路E1數(shù)據(jù),通過(guò)4位并行—
熱門點(diǎn)擊
- 采用SAA7110和AL250集成芯片TV/
- 分形圖像壓縮
- 新一代數(shù)字信號(hào)處理器TMS320C55X
- 閉路電視數(shù)字視頻編解碼器ADV611/ADV
- TMS320LF240x DSP控制器的應(yīng)用
- DTMF信號(hào)收、發(fā)芯片MT8888原理及應(yīng)用
- PC微機(jī)與松下FPIPLC遠(yuǎn)程通信的與實(shí)現(xiàn)
- 卷積編譯碼盤的設(shè)計(jì)與實(shí)現(xiàn)
- 用TMS320LF2407和FPGA實(shí)現(xiàn)電能
- 自適應(yīng)計(jì)算減少Q(mào)CELP功率
推薦技術(shù)資料
- 業(yè)余條件下PCM2702
- PGM2702采用SSOP28封裝,引腳小而密,EP3... [詳細(xì)]
- CV/CC InnoSwitch3-AQ 開(kāi)
- URF1DxxM-60WR3系
- 1-6W URA24xxN-x
- 閉環(huán)磁通門信號(hào)調(diào)節(jié)芯片NSDRV401
- SK-RiSC-SOM-H27X-V1.1應(yīng)
- RISC技術(shù)8位微控制器參數(shù)設(shè)
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究