以微處理器(MPU)和微控制器（MCU，又稱單片機(jī)）為核心的電子系統(tǒng)，具有結(jié)構(gòu)簡(jiǎn)單,修改方便，通用性強(qiáng)的突出優(yōu)點(diǎn)，適合于系統(tǒng)比較復(fù)雜，時(shí)序狀態(tài)比較多的應(yīng)用場(chǎng)合，其設(shè)計(jì)流程如下。  AB01859ACAA    
    (1)確定任務(wù)，完成總體設(shè)計(jì)
    確定系統(tǒng)功能指標(biāo)，編寫設(shè)計(jì)任務(wù)書；確定系統(tǒng)實(shí)現(xiàn)的硬件與軟件子系統(tǒng)劃分，分別畫出硬件與軟件子系統(tǒng)的方框圖。
    (2)硬件、軟件設(shè)計(jì)與調(diào)試
    按模MPU/MCU、軟件設(shè)計(jì)，力求標(biāo)準(zhǔn)化、模塊化，可靠性高和抗干擾能力強(qiáng)，選擇合適類型的MPU/MCU，特別注意MPU/MCU的位寬是8位、16位或32位，以便選擇相應(yīng)的外圍(3)器件。當(dāng)然，還要有開發(fā)系統(tǒng)和測(cè)試儀器，以便進(jìn)行硬件和軟件的調(diào)試。
    (3)系統(tǒng)總調(diào)、性能測(cè)試
    將調(diào)試好的硬件和軟件裝配到系統(tǒng)樣機(jī)中，進(jìn)行整機(jī)總體聯(lián)調(diào)。若有問題，則還需回到上一步重新檢查。在排除硬件和軟件故障后，可進(jìn)行系統(tǒng)的性能指標(biāo)測(cè)試。
    以PLD為核心的電子系統(tǒng)設(shè)計(jì)流程圖如圖I.l所示。由圖可見，其設(shè)計(jì)流程與以標(biāo)準(zhǔn)數(shù)字集成電路為核心的電子系統(tǒng)設(shè)計(jì)流程相似，下面僅就不同部分進(jìn)行闡述。

(二)通過EDA軟件進(jìn)行設(shè)計(jì)輸入
    PLD的設(shè)計(jì)軟件很多，通常這些軟件都可以用原理圖輸入、HDL語言描述（包括AHDL、Verilog HDL和VHDL）、EDIF網(wǎng)表輸入及波形輸入等幾種方式。
    (2)選擇器件
    對(duì)于PLD而言，器件選擇主要是考慮選用CPLD還是FPGA的問題。除此以外，對(duì)具體芯片的選擇，還應(yīng)有如下考慮。 ①芯片的速度。PLD產(chǎn)品通常有高速系列和低速系列，每個(gè)系列中還分成許多等級(jí)，應(yīng)先根據(jù)設(shè)計(jì)的要求確定合適的系列或等級(jí)。一般情況下，對(duì)于CPLD，可直接按照手冊(cè)上的參數(shù)選��；對(duì)于FPGA，因延時(shí)不可預(yù)測(cè)，還應(yīng)留有一定的裕量。
    ②芯片的規(guī)模。應(yīng)先對(duì)要完成的電路或系統(tǒng)所需的設(shè)備量進(jìn)行估計(jì)，如大致計(jì)算一下所用的觸發(fā)器的個(gè)數(shù)，并據(jù)此選擇合適的芯片型號(hào)。須注意：對(duì)CPLD內(nèi)部資源的使用通常不得超過80%，否則布線很難通過。一般情況下，對(duì)CPLD資源的利用率在50%左右為最佳；而對(duì)于FPGA．同樣因?yàn)閷?duì)內(nèi)部安排更難掌握，所以還要放寬。
    ③1/O數(shù)與器件封裝。應(yīng)先對(duì)所需完成的電路或系統(tǒng)所需的引腳數(shù)進(jìn)行統(tǒng)計(jì)，并據(jù)此選擇合適的芯片型號(hào)。復(fù)雜系統(tǒng)所需要的引腳數(shù)往往很多，而不同封裝的芯片，其引腳數(shù)是確定的，在選擇時(shí)仍然需要留出一定的裕量。因?yàn)�，在設(shè)計(jì)過程中常常會(huì)因方案考慮不周或其他原因而需要增加系統(tǒng)的端口。在封裝形式上也要加以考慮，常用封裝形式有PLCC、TOFP、POFP、RQFP、PGA等，其中PLCC的引腳數(shù)較少，但可以使用插座。也就是說，在使用過程中，如果芯片損壞，可以方便地更換。引腳數(shù)大于100的必須使用其他封裝形式，這些封裝形式都屬于表面貼裝，一般需專門的設(shè)備才能焊在印制板上，如有損壞通常不易更換，所以在確定方案時(shí)應(yīng)慎重，必要時(shí)可將一個(gè)系統(tǒng)用數(shù)塊芯片實(shí)現(xiàn)。

    (3)設(shè)計(jì)編譯
    設(shè)計(jì)編譯主要是將設(shè)計(jì)輸入的原理圖、語言描述、網(wǎng)表等轉(zhuǎn)化為PLD開發(fā)軟件內(nèi)部的各種文件、適配、邏輯的綜合、器件的裝入、延時(shí)信息的提取等。
    (4) PLD時(shí)序和功能仿真
    功能仿真可以用來驗(yàn)證設(shè)計(jì)項(xiàng)目的邏輯功能是否正確。時(shí)序仿真則將編譯產(chǎn)生的延時(shí)息力口入到設(shè)計(jì)中，進(jìn)行布局布線后的仿真，這是與實(shí)際器件工作時(shí)情況基本相同的仿真。
    (5)器件編程
    器件編程是指將器件插在系統(tǒng)目標(biāo)板上，由編程軟件通過下載電纜直接對(duì)器件編程的方法（器件編程又稱燒錄）。除了單獨(dú)編程，CPLD/FPGA器件都具有在系統(tǒng)編程的接口，如JTAG接口等。
    (6) PLD在線調(diào)試
    調(diào)試的目的是檢查編程的信息是否正確，如測(cè)試無誤，即可將PLD器件加入到系統(tǒng)總體調(diào)試中。  AB16C540-205