FPGA大多采用CMOS配置鎖存(CCL)來實現(xiàn)布線和邏輯單元之間的可配置互連。電源移除時，不能保留原有配置。所以，每一次上電都必須重新初始化FPGA內(nèi)部的CCL。應(yīng)用的環(huán)境不同，F(xiàn)PGA的加電配置模式也不同。    ，
    按照配置環(huán)境來分，有以下幾種環(huán)境：當(dāng)在芯片原型或調(diào)試環(huán)境下，無須非易失性存儲器，可以采用計算機通過JTAG探針直接配置；當(dāng)在現(xiàn)場應(yīng)用的環(huán)境下，利用計算機直接配置在很多場合都不合適，非易失性配置存儲器解決方案是個不錯的選擇，可以采用PlatformFlash (Xilinx專用Flash)，部分FPGA產(chǎn)品也支持標(biāo)準(zhǔn)Flash存儲器；另外，采用單片機和其他微處理器對FPGA進行配置也是一個不錯的選擇。
    按照配置模式來分，F(xiàn)PGA主要有5種配置模式：從串模式(Slave Serial)、主串模式(Master Serial)、從并模式(Slave Parallel)，主并模式(Master Parallel)和邊界掃描模式( Boundary-Scan/JTAG)。具體的配置模式由模式選擇引腳M2、Ml、MO決定，并不是所有的FPGA都支持以上5種模式，有些FPGA只支持部分模式，要根據(jù)具體的FPGA型號來決定。
    FPGA最小系統(tǒng)就提供了一種小型的現(xiàn)場應(yīng)用環(huán)境。因此，對最小系統(tǒng)配置就是對其上的Platform Flash或單片機等微處理器上載配置文件。  AT24C01A-10SC

http://hly0517.51dzw.com