I2C總線模塊之間的雙線通信
發(fā)布時間:2011/10/10 11:09:47 訪問次數(shù):1670
I2C總線用于不同的IC或模塊之間的雙線通信,一條為串行數(shù)據(jù)線(SDA),另一條為串行時鐘線( SCL)。當(dāng)與器件的輸出級相連時,這兩條線都必須接上拉電阻。數(shù)據(jù)的傳輸只有在總線空閑時才能進行。 ICE2A0265
1、位傳送
在每個時鐘脈沖出現(xiàn)時,總線傳送一個數(shù)據(jù)位。在時鐘信號高電平期間,SDA線上的數(shù)據(jù)位應(yīng)保持穩(wěn)定,如果此時改變SDA絨數(shù)據(jù),則被認(rèn)為是總線的控制信號,如圖7.38所示。
2、起始和停止信號
當(dāng)總線空閑時,數(shù)據(jù)和時鐘線保持高電平。SCL線為高電平時,SDA線電平由高至低的變化定義為總線的起始信號(S); SCL線為高電平時,SDA線電平由低至高的變化定義為總線的停止信號(P),如圖7.39所示。
3、系統(tǒng)配置
產(chǎn)生信息的器件稱為“發(fā)送器”,接收信息的器件稱為“接收器”。控制信息的器件稱為“主控器”,而由主控器控制的器件稱為“被控器”。PCF8574的內(nèi)部系統(tǒng)配置結(jié)構(gòu)框圖如圖7.40所示。
4、應(yīng)答
在啟動和停止信號之間所傳送的數(shù)據(jù)數(shù)量不受限制。每個8位字節(jié)之后跟隨一個應(yīng)答位。應(yīng)答位的時鐘脈沖由主控器產(chǎn)生。被控接收器在接收到每一個字節(jié)數(shù)據(jù)之后必須發(fā)送一個應(yīng)答信號;而主控器在接收到被控發(fā)送器發(fā)送的數(shù)據(jù)后,也必須發(fā)送一個應(yīng)答信號。在出現(xiàn)與應(yīng)答位對應(yīng)的時間脈沖時,產(chǎn)生應(yīng)答位的器件將拉低SDA線,這樣在應(yīng)答位對應(yīng)的時鐘脈沖高電平期間,SDA保持低電平狀態(tài)。建立和保持時間必須納入考慮。
當(dāng)主控器作為接收器時,必須在被控器發(fā)送完最后一個字節(jié)數(shù)據(jù)后產(chǎn)生非應(yīng)答信號,此時發(fā)送器必須將數(shù)據(jù)線釋放為高電平,以使主控器能夠產(chǎn)生一個停止信號。I2C總線上的應(yīng)答時序如圖7.41所示。
I2C總線用于不同的IC或模塊之間的雙線通信,一條為串行數(shù)據(jù)線(SDA),另一條為串行時鐘線( SCL)。當(dāng)與器件的輸出級相連時,這兩條線都必須接上拉電阻。數(shù)據(jù)的傳輸只有在總線空閑時才能進行。 ICE2A0265
1、位傳送
在每個時鐘脈沖出現(xiàn)時,總線傳送一個數(shù)據(jù)位。在時鐘信號高電平期間,SDA線上的數(shù)據(jù)位應(yīng)保持穩(wěn)定,如果此時改變SDA絨數(shù)據(jù),則被認(rèn)為是總線的控制信號,如圖7.38所示。
2、起始和停止信號
當(dāng)總線空閑時,數(shù)據(jù)和時鐘線保持高電平。SCL線為高電平時,SDA線電平由高至低的變化定義為總線的起始信號(S); SCL線為高電平時,SDA線電平由低至高的變化定義為總線的停止信號(P),如圖7.39所示。
3、系統(tǒng)配置
產(chǎn)生信息的器件稱為“發(fā)送器”,接收信息的器件稱為“接收器”。控制信息的器件稱為“主控器”,而由主控器控制的器件稱為“被控器”。PCF8574的內(nèi)部系統(tǒng)配置結(jié)構(gòu)框圖如圖7.40所示。
4、應(yīng)答
在啟動和停止信號之間所傳送的數(shù)據(jù)數(shù)量不受限制。每個8位字節(jié)之后跟隨一個應(yīng)答位。應(yīng)答位的時鐘脈沖由主控器產(chǎn)生。被控接收器在接收到每一個字節(jié)數(shù)據(jù)之后必須發(fā)送一個應(yīng)答信號;而主控器在接收到被控發(fā)送器發(fā)送的數(shù)據(jù)后,也必須發(fā)送一個應(yīng)答信號。在出現(xiàn)與應(yīng)答位對應(yīng)的時間脈沖時,產(chǎn)生應(yīng)答位的器件將拉低SDA線,這樣在應(yīng)答位對應(yīng)的時鐘脈沖高電平期間,SDA保持低電平狀態(tài)。建立和保持時間必須納入考慮。
當(dāng)主控器作為接收器時,必須在被控器發(fā)送完最后一個字節(jié)數(shù)據(jù)后產(chǎn)生非應(yīng)答信號,此時發(fā)送器必須將數(shù)據(jù)線釋放為高電平,以使主控器能夠產(chǎn)生一個停止信號。I2C總線上的應(yīng)答時序如圖7.41所示。
上一篇:PCF8574是CMOS電路
上一篇:SPI串行總線介紹
熱門點擊
推薦技術(shù)資料
- AMOLED顯示驅(qū)動芯片關(guān)鍵技
- CMOS圖像傳感器技術(shù)參數(shù)設(shè)計
- GB300 超級芯片應(yīng)用需求分
- 4NP 工藝NVIDIA Bl
- GB300 芯片、NVL72
- 首個最新高端芯片人工智能服務(wù)器
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究