實(shí)驗(yàn)?zāi)康?A title="CNW138 " href=" http://www.hqwq.cn/CNW138 -s.html">CNW138    

    (1)掌握組合邏輯電路設(shè)計(jì)的一般過程。
    (2)驗(yàn)證所設(shè)計(jì)電路的邏輯功能。
實(shí)驗(yàn)設(shè)備
    本實(shí)驗(yàn)需要的實(shí)驗(yàn)設(shè)備如表2.7.3所列。
實(shí)驗(yàn)原理
表2.7.3實(shí)驗(yàn)設(shè)備
┏━━━━┳━━━━━━━━┳━━━━━━┳━━━━┓
┃  序號  ┃    設(shè)備名稱    ┃  設(shè)備型號  ┃  數(shù)量  ┃
┣━━━━╋━━━━━━━━╋━━━━━━╋━━━━┫
┃    1   ┃數(shù)字邏輯學(xué)習(xí)機(jī)  ┃            ┃    1臺 ┃
┣━━━━╋━━━━━━━━╋━━━━━━╋━━━━┫
┃    2   ┃萬用表          ┃            ┃    1臺 ┃
┣━━━━╋━━━━━━━━╋━━━━━━╋━━━━┫
┃    3   ┃數(shù)字集成塊      ┃    74LSOO  ┃    2片 ┃
┣━━━━╋━━━━━━━━╋━━━━━━╋━━━━┫
┃    4   ┃數(shù)字集成塊      ┃    74LS20  ┃    2片 ┃
┗━━━━┻━━━━━━━━┻━━━━━━┻━━━━┛
  1．組合邏輯電路設(shè)計(jì)步驟
  組合邏輯電路設(shè)計(jì)的一般過程是：
  (1)根據(jù)任務(wù)要求列出邏輯狀態(tài)表；
  (2)通過邏輯狀態(tài)表寫出邏輯式；
  (3)通過對邏輯式的化簡（或?qū)ㄖZ圖的化簡），得出最簡的邏輯式；
  (4)由最簡邏輯式畫出邏輯圖；
  (5)選擇標(biāo)準(zhǔn)器件實(shí)現(xiàn)此邏輯式。
  邏輯化簡是組合邏輯設(shè)計(jì)的關(guān)鍵步驟之一。為了使電路結(jié)構(gòu)簡單和使用器件較少，往往要求邏輯表達(dá)式盡可能簡化。由于實(shí)際使用時(shí)要考慮電路的工作速度和穩(wěn)定可靠等因素，在較復(fù)雜的電路中，還要求邏輯清晰易懂，所以最簡設(shè)計(jì)不一定是最佳的。但一般說來，在保證速度、穩(wěn)定可靠與邏輯清楚的前提下，盡量使用最少的器件，以降低成本，是對邏輯設(shè)計(jì)考的基本要求。
    2．與非門集成塊74LSOO與74LS20
    74LSOO為4個(gè)雙輸入與非門；74LS20力兩個(gè)四輸入端的與非門，一塊芯片中有這樣兩個(gè)獨(dú)立的與非門，它們的引腳功能和外引線如圖2. 7.1所示。

                           
實(shí)驗(yàn)內(nèi)容
實(shí)驗(yàn)設(shè)計(jì)題目：“多人表決電路設(shè)計(jì)”某項(xiàng)體育比賽A、B、C三個(gè)副裁判和一個(gè)D主裁判，主裁判的裁定計(jì)二票，其他裁判的裁
定計(jì)一票，設(shè)計(jì)一個(gè)表決電路，要求在多數(shù)票同意得分時(shí)電路發(fā)出得分信號（≥3票）。
實(shí)驗(yàn)步驟
    (1)認(rèn)真閱讀實(shí)驗(yàn)設(shè)計(jì)題目，弄清楚題目的要求。
    (2)按照組合邏輯電路設(shè)計(jì)的一般步驟，獨(dú)立擬定實(shí)驗(yàn)方案和實(shí)驗(yàn)步驟。
    (3)選用設(shè)計(jì)實(shí)驗(yàn)所需元件（限用與非門來實(shí)現(xiàn)）。
    (4)按設(shè)計(jì)搭接電路，進(jìn)行靜態(tài)測試，驗(yàn)證邏輯功能（自行設(shè)計(jì)數(shù)據(jù)記錄表格）。
思考題
    (1)組合邏輯電路設(shè)計(jì)的一般步驟是什么？
    (2)為什么要求邏輯表達(dá)式盡可能簡化？
    (3)為什么說最簡設(shè)計(jì)不一定是最佳的？
    (4) 74LSOO與74LS20都是與非門，它們有什么不同？
    (5)本實(shí)驗(yàn)均用74LSOO與非門來實(shí)現(xiàn)，要用幾片74LSOO?