邊沿D觸發(fā)器邏輯電路符號如圖9 -10所示。D觸發(fā)器特性表如表9-4所列。D觸發(fā)器具有在時鐘脈沖上升沿（或下降沿）觸發(fā)的特點(diǎn)，當(dāng)時鐘脈沖上升沿或下降沿時刻，輸入端D的值傳輸?shù)捷敵龆�，也就是說輸出端Q的狀態(tài)隨著輸入端D的值變化，即時鐘脈沖來到之后Q的狀態(tài)和該脈沖來到之前D的狀態(tài)一樣。表9-4所列觸發(fā)器為下降沿觸發(fā)。RHF310K-01V   

                      
    
    集成D觸器有TTL電路和CMOS電路。
TTL電路如74LS74，引腳排列如圖9- 11所示。741。S74是一塊雙上升沿D觸發(fā)器，圖中1，2打頭的引腳分別為第一塊和第二塊D觸發(fā)器的引腳。D端為輸入端，Q端為輸出端，Q端為反向輸出端。SD為異步置“1”端（SD =O，置Q=l），RD為異步置“0”端(RD =0，置Q=O)，平時SD，RD不用時應(yīng)置為高電平。

    T觸發(fā)器和T'觸發(fā)器沒有實(shí)際嚴(yán)品，一般由其他觸發(fā)器來構(gòu)成。如用JK觸發(fā)器轉(zhuǎn)換為T觸發(fā)器如圖9 -12所示，將JK觸發(fā)器端連在一起，稱為T端。當(dāng)t=0時，時鐘脈沖作用后觸發(fā)器狀態(tài)不變；當(dāng)T=l時，觸發(fā)器具有計(jì)數(shù)邏輯功能，其特性表如表9-5所列。