在嵌入式系統(tǒng)中，SDRAM常用做數(shù)據(jù)存儲器。如果微處理器的本地總線頻率為66～100MH。（如MPC8270），采用SDR SDRAM（單數(shù)據(jù)率同步動態(tài)隨機存儲器）的存儲容量和速度均能滿足要求，如MT48LC2M3282。 IC0603A103R-10    
    SDR SDRAM存儲器芯片的有效工作電流可以達(dá)到幾百mA，見表1.4，MT48LC2M3282的有效工作電流為150mA，自動刷新模式電流為225 mA，而低功耗待機模式電流僅為2mA。設(shè)計時應(yīng)控制存儲器芯片僅在數(shù)據(jù)讀／寫時才有效（片選信號有效），一旦讀／寫完成，即刻使片選信號無效，存儲器芯片便處于低功耗的數(shù)據(jù)保持狀態(tài)。
    針對SDR SDRAM的低功耗設(shè)計，可以采取如下措施：
    ·低電壓供電，如3. 3V。
    ·在能夠滿足系統(tǒng)要求的情況下，盡量選擇單片存儲器。
    ·存儲器芯片直接焊接在電路板上，而不使用內(nèi)存條的方式。
    ·采用低功耗的Power-Down模式。

    ·采用低功耗的Self-Refresh Mode（自刷新模式）。