當(dāng)一個(gè)電路中包含兩個(gè)處理器時(shí)，常常需要其中一個(gè)處理器先于另一個(gè)脫離復(fù)位狀態(tài)。原先，設(shè)計(jì)者采用將兩個(gè)POR連接在一起的方式滿足此要求。第一個(gè)POR的輸出同時(shí)控制著第一個(gè)處理器的復(fù)位和第二個(gè)的手動(dòng)復(fù)位輸入。第二個(gè)POR的輸出復(fù)位第二個(gè)處理器（或者，有些情況下是存儲(chǔ)器）。現(xiàn)在，用于此任務(wù)的、具有時(shí)間交錯(cuò)的復(fù)位輸出的雙POR已經(jīng)面市（如圖3.6所示）。這些POR只要發(fā)現(xiàn)主電源電壓（圖3.6中為3.3V）跌落至內(nèi)部設(shè)定的門限以下即可發(fā)出兩路復(fù)位輸出（從POR的觸發(fā)略微提前一點(diǎn)）。一旦電源�；謴�(fù)到門限以上，兩路復(fù)位輸出中的一路在其定時(shí)器計(jì)滿后撤銷（圖3.6中的RESET1）。對(duì)于第二個(gè)POR，啟動(dòng)其定時(shí)器和撤銷其輸出需滿足兩個(gè)條件：RESET1必須被撤銷；第二個(gè)POR所監(jiān)視的從電源電壓必須高于由外部電阻所設(shè)定的門限。如果兩個(gè)處理器由同一電源供電，RSTIN2可直接連到電源，不必再使用分壓器。ACPL-071L-500E   
    對(duì)于圖3.6中所示的MAX6392，第二個(gè)POR輸出總是在第一個(gè)之后脫離復(fù)位。事實(shí)上，它脫離復(fù)位的時(shí)間，是由第一路復(fù)位輸出撤銷開始計(jì)算的。這樣，圖3.6所示電路迫使從處理器在主處理器已開始工作后才脫離復(fù)位。第二POR的延遲時(shí)間可通過增加電容來加以延長(zhǎng)。
    如果需要排序三個(gè)處理器，可以考慮DS1830。該器件內(nèi)的三個(gè)POR分別工作于lOm。、50ms和lOOms的最短復(fù)位時(shí)間（從電源電壓越過POR門限計(jì)起）。通過單一邏輯引腳可將這些復(fù)位時(shí)間倍增大二或五倍。