制作高輸入阻抗的直流放大電路時，如果初級CC1110F32RSP是采用FET的FET輸入型OP放大器（例如TL082、LF356等）就可以簡單地完成。
    但是，IC化的OP放大器內(nèi)部的JFET與分立器件的JFET相比，哚聲特性較差。因此，使用FET輸入型OP放大器放大電路難以獲得良好的噪聲特性。
    圖3.38是由JFET與具有良好噪聲特性的晶體管輸入型OP放大器組合構(gòu)成的高輸入阻抗低噪聲放大電路。
    初級采用N溝雙JFET 2SK389（東芝）差動放大電路（設(shè)定漏極電流比IDSS的最小值小，所以IDSS取哪一檔都可以）。之所以使用雙JFET，是為了減小兩個器件的V GS之差引起的輸出偏移電壓。OP放大器使用雙極晶體管低噪聲輸入OP放大
器NJM5532(JRC)，從輸出端向初級的差動放大電路的反相輸入端施加負(fù)反饋。

    圖3.38的電路中，Rf=2.2k0,，RS=22Q，所以A≈100=40dB。
    由于電源電壓比FET的VGS大很多，所以差動放大電路部分的設(shè)計中按照VGS=0來計算各部分的電流。由于希望設(shè)定各FET的源極電流為ImA（低于所使用的JFET的IDS。的適當(dāng)值），所以確定在源極電阻R。的值時應(yīng)使流過R。的電流為2mA（=1 mA×2）。如果認(rèn)為Vcs =0，那么RS上的電壓降為15V，所以RS=15V／2mV=7.5kCl。
    設(shè)定漏極電阻的值時，大約使漏極電流產(chǎn)生的電壓降為幾伏就可以（如果這個電壓降過大，將會使大信號受到限制；反之如果過小，將會超過次級的OP放大器的輸入電壓范圍）。圖3.38的電路中，設(shè)定漏極電阻值為4.7kQ，所以漏極電阻上的電壓降為4.7V，
    如果將具有電壓增益的電路追加到OP放大器上，全部施加負(fù)反饋，電路的穩(wěn)定性將變壞，有時甚至?xí)a(chǎn)生振蕩。OP放大器內(nèi)部設(shè)計的相位補(bǔ)償電路——為了防止產(chǎn)生振蕩、調(diào)整電路內(nèi)部信號的電路是為了在單獨使用OP放大器的情況下維持電路工作穩(wěn)定的，所以如果再從外部追加提高電壓增益的電路將會導(dǎo)致電路的工作不穩(wěn)定。
    因此，由于追加了電壓放大電路，就必須追加相位補(bǔ)償電路，以確保電路的穩(wěn)定性。