數(shù)字信號(hào)處理與控制電IDT7132SA-35JI路由單片機(jī)ATrrega16、FIF（先進(jìn)先出）存儲(chǔ)器ID-17205、4個(gè)2輸入與非門(mén)741-000等組成。
    單片機(jī)ATmega16在電路中的主要作用是：1對(duì)/VD轉(zhuǎn)換后的數(shù)字信號(hào)進(jìn)行處理，轉(zhuǎn)換成LCM能接受的數(shù)據(jù)格式，輸出給它顯示；2．產(chǎn)生ADS830E、ID172051作所需要的時(shí)鐘脈>中信號(hào)；3．通過(guò)按鍵對(duì)示波器參數(shù)進(jìn)行控制調(diào)節(jié)，輸出繼電器的控制信號(hào)。
    FIFO存儲(chǔ)器IDT7205是一個(gè)雙端口的存儲(chǔ)緩）中芯片，具有控制端、標(biāo)志端、擴(kuò)展端和8192×9的內(nèi)部RAM陣列，12ns的高速存取時(shí)間。內(nèi)部讀、寫(xiě)指針在先進(jìn)先出酌基礎(chǔ)上可進(jìn)行數(shù)據(jù)的自動(dòng)寫(xiě)入和讀出。當(dāng)有數(shù)據(jù)輸入到數(shù)據(jù)輸入端口DO～D8時(shí)，可由控制端Wclk來(lái)控制數(shù)據(jù)的寫(xiě)入。為了防止數(shù)據(jù)的寫(xiě)溢出，可用標(biāo)志端滿(mǎn)FF、半滿(mǎn)HF來(lái)標(biāo)明數(shù)據(jù)的寫(xiě)入情況，寫(xiě)入時(shí)由內(nèi)部寫(xiě)指針安排其寫(xiě)入的位置。由于內(nèi)部RAM陣列的特殊設(shè)計(jì)，先存入的數(shù)據(jù)將被先讀出。如果需要數(shù)據(jù)外讀，則可由控制端Rclk來(lái)控制數(shù)據(jù)的讀出。RST為復(fù)位端。Wclk、Rclk、RST均由單片機(jī)ATmega16提供控制脈沖。數(shù)據(jù)輸出端口oo～C18是三態(tài)的，在讀信號(hào)時(shí)呈高阻態(tài)。輸入數(shù)據(jù)位DO—D8和輸出數(shù)據(jù)位QO～Q8均為9位，這里輸入和輸出均只使用了8位，即只使用了DO—D7和00~ Cl7。
    讀到這里，有的讀者可能會(huì)問(wèn)：把ADS830E輸出端口DO—D7輸出的數(shù)據(jù)直接輸AATmega16的PA端口不就行7嗎，為什么還要在中間加上一個(gè)IDT7205?這是因?yàn)锳DS830E工作速度比ATmega16快得多，即ATmega16讀取數(shù)據(jù)的速度比ADS830E輸出數(shù)據(jù)的速度慢，如果直接相連ATmega16就拖了ADS830E的后腿。加上IDT7205后就起到了緩j中的作用，ADS830E轉(zhuǎn)換的結(jié)果先存在IDT7205內(nèi)，等到ATmega16需要時(shí)，再?gòu)腎DT7205中讀出來(lái)。
    ADS830E的采樣時(shí)鐘與IDT7205的寫(xiě)信號(hào)時(shí)鐘是同一個(gè)時(shí)鐘源，以確保兩者同步。時(shí)鐘脈沖信號(hào)由ATmega16使用內(nèi)部定時(shí)器產(chǎn)生，由于A(yíng)Tmega16外接晶體的頻率為20MHz，所以產(chǎn)生的時(shí)鐘信號(hào)最高頻率只能達(dá)到10MHz，為了使采樣率達(dá)到20MSa/s，使用了74HCOO等構(gòu)成的倍頻電路。若ATmega16 PD7端輸出的脈j中信號(hào)頻率為，則74HCOO的F4輸出的脈沖信號(hào)頻率為2f，倍頻電路的工作過(guò)程和各點(diǎn)脈；中信號(hào)時(shí)序關(guān)系。
    K1—K5是干簧繼電器，干簧繼電器特點(diǎn)是吸合和釋放時(shí)噪聲很小，功耗低。因其吸合電流較小，所以可直接用ATmega16的輸出端口驅(qū)動(dòng)。