摘要：提出了一種DDS和PLL相結(jié)合的頻率合成方案，介紹了DDS芯片AD9850的基本工作原理、性能特點(diǎn)及引腳功能，給出了以AD9850作為參考信號(hào)源的鎖相環(huán)頻率合成器實(shí)例，并對(duì)該頻率合成器的硬件電路和軟件編程進(jìn)行了簡要說明。

    關(guān)鍵詞：DDS 鎖相環(huán) 頻率合成器 數(shù)據(jù)寄存器

以DDS（直接數(shù)字合成）激勵(lì)的PLL（鎖相環(huán)）頻率合成器，是用DDS作為參考信號(hào)源，將DDS和PLL組合在一起的一種獨(dú)特的頻率合成器方案。它綜合了DDS和PLL頻率合成器的優(yōu)點(diǎn)，具有極高的頻率分辨率、極短的換頻時(shí)間和較好的噪聲性能，而且頻率范圍寬、控制靈活，是應(yīng)用于雷達(dá)、通信等領(lǐng)域中的一種較為先進(jìn)的頻率合成方案。其電路原理框圖如圖1所示。

我們?cè)趯?shí)際工作中，以美國AD公司生產(chǎn)的DDS芯片AD9850和MITEL公司的PLL芯片SP8858為核心，完成了一款高性能的DDS+PLL的頻率合成器的設(shè)計(jì)與試驗(yàn)，并將其應(yīng)用于一無線測(cè)量接收機(jī)，收到了極好的效果。下面介紹AD9850的基本工作原理和引腳功能等，并給出頻率合成器實(shí)例的方案組成。

1 AD9850的工作原理與引腳功能

1.1 基本工作原理

AD9850采用先進(jìn)的DDS技校，在內(nèi)部集成了32位相位累加器、14位正/余弦查詢表和高性能的10位D/A轉(zhuǎn)換器以及一個(gè)高速比較器，其原理框圖見圖2。它通過并口或串口寫入的頻率控制字來設(shè)定相位累加器的步長大小，相位累加器輸出的數(shù)字相位通過查找正/余弦查詢表得到所需頻率信號(hào)的采樣值，然后通過D/A變換，輸出所需頻率的正弦波信號(hào)。還可以通過高速比較器將正弦波信號(hào)轉(zhuǎn)換成方波，作為時(shí)鐘信號(hào)輸出。

輸出信號(hào)的頻率FDDS由下式確定：

FDDS=Δf·FCLK/2 32     （1）

式中，Δf為32位頻率控制字的值，F(xiàn)CLK為工作時(shí)鐘。

1.2 控制方式

AD9850內(nèi)部的5個(gè)8位寄存器構(gòu)成一個(gè)40位的數(shù)據(jù)寄存器，儲(chǔ)存來自外部數(shù)據(jù)總線的數(shù)據(jù)和控制字，其中32位為頻率控制字、5位為相位調(diào)制字、1位是電源休眠（power down）功能控制，另2位儲(chǔ)存工廠保留碼（用戶編程時(shí)，應(yīng)將其設(shè)定為“00”）。寄存器可通過并行或串行方式裝載。

并行方式是在使能信號(hào)FQ_UD和寫脈沖WCLK的控制下，通過8位數(shù)據(jù)總線D0～D7分五次來完成全部40位數(shù)據(jù)的輸入，其工作時(shí)序圖見圖3。在FQ_UD的上升沿，40位數(shù)據(jù)從輸入寄存器打入數(shù)據(jù)寄存器，同時(shí)將地址指針復(fù)位到第一個(gè)輸入寄存器。隨后，在WCLK的上升沿寫入第一組8位數(shù)，并把指針指向下一個(gè)輸入寄存器。連續(xù)五次裝載以后，WCLK的上升沿?zé)o效，直到復(fù)位信號(hào)Reset有效或者FQ_UD的上升沿再次來到。

串行輸入方式如圖4所示，在WCLK的上升沿，40位數(shù)據(jù)由低位到高位依次從引腳25（D7）移入到輸入寄存器，并在FQ_UD的脈沖作用下，一次性打入到數(shù)據(jù)寄存器，以便新芯片的輸入頻率（或相位）。

1.3 主要性能

（1）單電源工作：+3.3V或+5V。