引言

    現(xiàn)有的fpga設(shè)計(jì)策略只是將fpga看作一個(gè)單個(gè)元件，且需要依靠hdl輸入(hdl capture)和仿真的手段來(lái)進(jìn)行元件設(shè)計(jì)和驗(yàn)證。而在將處理器集成入fpga，試圖在可編程部件中成就一個(gè)完全內(nèi)嵌的系統(tǒng)時(shí)，其所呈現(xiàn)出的復(fù)雜性是現(xiàn)有方法無(wú)法有效解決的。

    若想對(duì)嵌入到fpga中基于處理器的整個(gè)數(shù)字系統(tǒng)進(jìn)行輸入、運(yùn)行及調(diào)試，工程技術(shù)人員需要有一個(gè)集合各種工程軟硬件設(shè)計(jì)工具，在一個(gè)集成化的fpga執(zhí)行環(huán)境中協(xié)調(diào)工作的理想設(shè)計(jì)平臺(tái)。

    本文概述了開發(fā)這種系統(tǒng)所必須面對(duì)的各種設(shè)計(jì)挑戰(zhàn)，并講解了altium公司的最新電子設(shè)計(jì)環(huán)境nexar如何為fpga設(shè)計(jì)提供一種全新的方法。這種方法不僅可將處理器有效地集成入fpga之中，而且成為一種挖掘現(xiàn)有以及未來(lái)大容量、低成本fpga部件應(yīng)用潛力的系統(tǒng)級(jí)fpga設(shè)計(jì)策略。

    復(fù)雜度提升所帶來(lái)的問(wèn)題

    一直以來(lái)，像fpga這樣的大容量可編程部件都是用于組成邏輯塊的，實(shí)質(zhì)上fpga就是用于研制單一用途的元件，然后與其他現(xiàn)成的元件組合在一起構(gòu)建一個(gè)完整的嵌入式系統(tǒng)。這種工作對(duì)于一個(gè)含有數(shù)萬(wàn)設(shè)計(jì)門柵的fpga來(lái)講已經(jīng)足夠了。然而依照摩爾定律，fpga在成本不斷降低的同時(shí)其容量也有了大幅的提升，現(xiàn)今的fpga堪稱是一個(gè)內(nèi)含百萬(wàn)級(jí)門柵，集成有嵌入式處理器和外設(shè)元件，具有可執(zhí)行整個(gè)數(shù)字系統(tǒng)工作能力的設(shè)計(jì)平臺(tái)，其成本卻已不再是上百美元，而是下降到了僅僅數(shù)十美元的水平。 現(xiàn)在市場(chǎng)上已有很多此種類型的fpga，但是為什么工程技術(shù)人員沒(méi)有急于將這些部件應(yīng)用于設(shè)計(jì)當(dāng)中呢？原因很簡(jiǎn)單—沒(méi)有合適的設(shè)計(jì)工具和設(shè)計(jì)策略。

    絕大多數(shù)傳統(tǒng)的fpga設(shè)計(jì)方法是，采用某種形式的硬件描述語(yǔ)言(hdl)在寄存器狀態(tài)下將整個(gè)fpga作為一個(gè)單個(gè)元件來(lái)進(jìn)行設(shè)計(jì)。而且，傳統(tǒng)的方法依賴大量的hdl仿真來(lái)達(dá)到對(duì)設(shè)計(jì)的工作狀況進(jìn)行驗(yàn)證的目的。 在研制fpga中的組合邏輯塊時(shí)，采用這種設(shè)計(jì)方法非常有用，但由于必須進(jìn)行寄存器尋址，隨著fpga容量的增加以及所用邏輯器件的進(jìn)一步增多，寄存器級(jí)的復(fù)雜性使得設(shè)計(jì)中采用hdl/仿真方法就變得非常煩瑣。只要看一下含有處理器以及高階外設(shè)功能的典型嵌入式應(yīng)用產(chǎn)品就會(huì)發(fā)現(xiàn)，其電路結(jié)構(gòu)中所特有的復(fù)雜性使得傳統(tǒng)意義上的fpga 設(shè)計(jì)方式不再可行。

    雖然這種復(fù)雜度可以在一種程度上通過(guò)解決分級(jí)構(gòu)造中的問(wèn)題，搜尋、組合已經(jīng)過(guò)預(yù)先測(cè)試的ip塊，將基于hdl源代碼的大模塊連在一起以增加層的復(fù)雜性來(lái)克服，但由于基于hdl組合邏輯的較大模塊需要許多行代碼，并要知道什么是能集成在設(shè)計(jì)中的有效源代碼，工程技術(shù)人員需要對(duì)代碼的工作流程有一定的了解。

    隨著設(shè)計(jì)復(fù)雜度的提高，采用傳統(tǒng)的hdl/仿真方法來(lái)進(jìn)行fpga產(chǎn)品開發(fā)時(shí)，其復(fù)雜性所導(dǎo)致的一系列問(wèn)題就顯現(xiàn)了出來(lái)。將fpga當(dāng)做一種孤立元件進(jìn)行開發(fā)時(shí)，行之有效的實(shí)施和驗(yàn)證策略在應(yīng)對(duì)系統(tǒng)級(jí)集成時(shí)受到了嚴(yán)峻的挑戰(zhàn)。要想在fpga平臺(tái)上進(jìn)行高效優(yōu)質(zhì)的系統(tǒng)級(jí)設(shè)計(jì)，就必須有一種全新的思路和方法。

    借鑒線路板設(shè)計(jì)的經(jīng)驗(yàn)

    線路板級(jí)系統(tǒng)的設(shè)計(jì)為我們提供了有用的經(jīng)驗(yàn)和設(shè)計(jì)靈感。通常情況下，為百萬(wàn)級(jí)基本門柵的復(fù)合系統(tǒng)是無(wú)需耗用大量仿真周期的。這是因?yàn)閺?fù)雜的系統(tǒng)已溶入到高階元件設(shè)計(jì)之中了，而元件可以很簡(jiǎn)單地在一個(gè)圖形環(huán)境中連接在一起以便構(gòu)建起整套系統(tǒng)。門柵和寄存器級(jí)的復(fù)雜性被元器件有效地掩蓋和回避了，這使得工程技術(shù)人員無(wú)需具備任何有關(guān)元件基本結(jié)構(gòu)方面的知識(shí)，就可以相對(duì)快速且容易地進(jìn)行整個(gè)系統(tǒng)的開發(fā)工作。

    工程技術(shù)人員在從事線路板級(jí)的設(shè)計(jì)時(shí)，需要有傳統(tǒng)hdl設(shè)計(jì)流程所要求的更高抽象概念。他們可將元件放置入原理圖中，并進(jìn)行布線以設(shè)定整個(gè)系統(tǒng)的連接性。電路的功能性單元 — 元件 — 被看做是“黑盒子”。

    如果將這種方法引入到fpga的內(nèi)部設(shè)計(jì)之中，將fpga看做是一個(gè)通過(guò)元件互連來(lái)構(gòu)建系統(tǒng)的平臺(tái)，而不是簡(jiǎn)單地看做是一個(gè)獨(dú)立的復(fù)合元件，會(huì)是一種更大規(guī)模的設(shè)計(jì)流程。

    altium limited公司新近推出的設(shè)計(jì)系統(tǒng)(nexar)正是應(yīng)用了這種方式。 工程技術(shù)人員可將現(xiàn)有的線路板級(jí)嵌入式系統(tǒng)設(shè)計(jì)知識(shí)直接應(yīng)用于可編程部件的開發(fā)