來(lái)源：PCB信息網(wǎng)

大規(guī)模集成電路不但構(gòu)造精細(xì)、集成度高，而且經(jīng)過(guò)許多道工序流程制作而成，難免存在著缺陷導(dǎo)致其不能正常工作，因此集成電路的測(cè)試對(duì)生產(chǎn)廠商和用戶(hù)都具有重要意義。將被測(cè)電路放在測(cè)試儀器上，測(cè)試設(shè)備根據(jù)需要產(chǎn)生一系列測(cè)試矢量信號(hào)，加到輸入端，將得到的測(cè)試輸出與預(yù)期輸出比較，如果兩者相等，表明測(cè)試通過(guò)。測(cè)試結(jié)果的可靠性取決于測(cè)試信號(hào)的正確性和完整性。對(duì)于一個(gè)具有n個(gè)輸入并且在電路內(nèi)具有m個(gè)寄存器的電路，最多有2n+m個(gè)測(cè)試矢量。

很明顯，當(dāng)電路規(guī)模很大時(shí)，測(cè)試碼的數(shù)目將過(guò)于龐大，使得測(cè)試變得不可能進(jìn)行。在測(cè)試一個(gè)復(fù)雜系統(tǒng)時(shí)，需要考慮下面3個(gè)問(wèn)題：（1）測(cè)試能否確保檢測(cè)所有的故障；（2）測(cè)試的產(chǎn)生時(shí)間是否在整個(gè)集成電路的開(kāi)發(fā)過(guò)程中是經(jīng)濟(jì)的；（3）測(cè)試的執(zhí)行時(shí)間是否在整個(gè)集成電路的開(kāi)發(fā)過(guò)程中是經(jīng)濟(jì)的。

解決上述問(wèn)題的積極辦法是可測(cè)試性設(shè)計(jì)（DesignforTestability，簡(jiǎn)稱(chēng)DFT），指在集成電路的設(shè)計(jì)階段就考慮以后測(cè)試的需要，將可測(cè)試設(shè)計(jì)作為邏輯設(shè)計(jì)的一部分加以設(shè)計(jì)和優(yōu)化，為今后能夠高效率地測(cè)試提供方便。

DFT主要技術(shù)和方法是：轉(zhuǎn)變測(cè)試思想，將輸入信號(hào)的枚舉與排列的測(cè)試方法，轉(zhuǎn)變?yōu)閷?duì)電路內(nèi)各個(gè)節(jié)點(diǎn)的測(cè)試，即直接對(duì)電路硬件組成單元進(jìn)行測(cè)試；降低測(cè)試的復(fù)雜性，即將復(fù)雜的邏輯分塊，使模塊易于測(cè)試；斷開(kāi)長(zhǎng)的邏輯鏈，采用附加邏輯和電路使測(cè)試生成容易，改進(jìn)其可控制性和可觀察性，覆蓋全部硬件節(jié)點(diǎn)；添加自檢測(cè)模塊，使測(cè)試具有智能化和自動(dòng)化。

1.1集成電路的可測(cè)試質(zhì)量評(píng)價(jià)

能檢測(cè)集成電路中某個(gè)故障的輸入激勵(lì)，稱(chēng)為該故障的測(cè)試圖形。假設(shè)有某一個(gè)測(cè)試集合，它能檢測(cè)某電路故障的故障覆蓋率F定義為：

F＝已測(cè)故障數(shù)/（故障總數(shù)-不可測(cè)故障數(shù)）×100%

F是隨不同的假定故障而變化的。因此，即便對(duì)傳統(tǒng)的固定故障具有100%的故障覆蓋率，也未必充分。因?yàn)槠渌?lèi)型的故障，如開(kāi)路故障和時(shí)序故障等并沒(méi)有全部覆蓋。

表征電路可測(cè)性的關(guān)鍵是電路內(nèi)節(jié)點(diǎn)的可控制性和可觀察性�？煽刂菩跃褪菍�(duì)電路內(nèi)部每個(gè)節(jié)點(diǎn)的置0與置1能力，可觀察性是能否直接或間接地觀察電路內(nèi)部任何節(jié)點(diǎn)狀態(tài)的能力。對(duì)于靠近電路輸入端的內(nèi)部節(jié)點(diǎn)，其可控制性較好，可觀察性較差；對(duì)于靠近原始輸出端的內(nèi)部節(jié)點(diǎn)，可觀察性較好，但可控制性較差。在電路內(nèi)部的節(jié)點(diǎn)并不是全部可測(cè)，這就要求測(cè)試技術(shù)人員采用新的技術(shù)和算法生成測(cè)試，采用具有可測(cè)試性的電路結(jié)構(gòu)及輔助結(jié)構(gòu)，提高測(cè)試的覆蓋率和測(cè)試效率。