計(jì)數(shù)器主要應(yīng)BAT54ALT1G用于計(jì)數(shù)、分頻、定時(shí)、脈沖分配等電路。
    (1)圖14-68所示為CC14526構(gòu)成的可預(yù)置數(shù)的4位二進(jìn)制減法計(jì)數(shù)器電路。S1～S4為預(yù)置數(shù)(D1～D4)的設(shè)置開(kāi)關(guān)，合上為362快速學(xué)認(rèn)電子元器件（雙色版）“1”，斷開(kāi)為“0”。S1為送數(shù)開(kāi)關(guān)，合上時(shí)預(yù)置數(shù)被送入計(jì)數(shù)器內(nèi)，
Q1～Q4=D1～D4。計(jì)數(shù)信號(hào)由CP端輸入作減法計(jì)數(shù)。S5為清零按鈕。

              
    圖14-68 4位二進(jìn)制減法計(jì)數(shù)器
    (2)圖14-69所示為可預(yù)置數(shù)的BCD碼加／減兩用計(jì)數(shù)器電路，采用CC4510構(gòu)成，既可作加法計(jì)數(shù)，又可作減法計(jì)數(shù)，由開(kāi)關(guān)S，控制。S，接電源電壓VDD時(shí)電路為加法計(jì)數(shù)器，S，接地時(shí)電路為減法計(jì)數(shù)器。輸出為由4位二進(jìn)制數(shù)（8421碼）表示的十進(jìn)制數(shù)。S，為送數(shù)開(kāi)關(guān)，S2為清零按鈕。
    (3)圖14-70所示為十進(jìn)制計(jì)數(shù)器。采用十進(jìn)制計(jì)數(shù)／分配器CD4017構(gòu)成，計(jì)數(shù)狀態(tài)由CD4017的10個(gè)譯碼輸出端Yo—Y。顯示。每一時(shí)刻Yo～Y9中只有一個(gè)輸出為“1”，且與計(jì)數(shù)個(gè)數(shù)相對(duì)應(yīng)，其余輸出皆為“0”。每輸入10個(gè)脈沖，進(jìn)位輸出端Qco輸出一個(gè)進(jìn)位脈沖。