宋學(xué)瑞，王英茂

與傳統(tǒng)投片實(shí)現(xiàn)ASIC相比，F(xiàn)PGA具有實(shí)現(xiàn)速度快、風(fēng)險(xiǎn)小、可編程、可隨時(shí)更改升級(jí)等一系列優(yōu)點(diǎn)，因而得到了越米越廣泛的應(yīng)用。MCS-51應(yīng)用時(shí)間長(zhǎng)、范圍廣，相關(guān)的軟硬件資源豐富，因而往往在FPGA應(yīng)用中嵌人MCS-51內(nèi)核作為微控制器。但是傳統(tǒng)MCS-51的指令效率太低，每個(gè)機(jī)器周期高達(dá)12時(shí)鐘周期，因此必須對(duì)內(nèi)核加以改進(jìn)，提高指令執(zhí)行速度和效率，才能更好地滿足FPGA的應(yīng)用。通過(guò)對(duì)傳統(tǒng)MCS-51單片機(jī)指令時(shí)序和體系結(jié)構(gòu)的分析，使用VHDL語(yǔ)言采用自頂向下的設(shè)計(jì)方法重新設(shè)計(jì)了一個(gè)高效的微控制器內(nèi)核。改進(jìn)了的體系結(jié)構(gòu)，可以兼容MCS-51所有指令，每個(gè)機(jī)器周期只需1個(gè)時(shí)鐘周期，同時(shí)增加了硬件看門狗和軟件復(fù)位功能，提高了指令執(zhí)行效率和抗干擾能力。

1 系統(tǒng)設(shè)計(jì)

1.1 模塊劃分

本內(nèi)核在劃分和設(shè)計(jì)模塊時(shí)，基于以下幾條原則：

(1)同步設(shè)計(jì)，提高系統(tǒng)穩(wěn)定性和可移植性；(2)功能明確，功能接近的放在同一個(gè)模塊內(nèi)以減少模塊的數(shù)量和模塊之間的互連線，同時(shí)利于綜合時(shí)的優(yōu)化；(3)模塊之間的接口時(shí)序預(yù)先定義好，并嚴(yán)格按定義的時(shí)序要求編寫每個(gè)模塊；(4)模塊信號(hào)的輸出采用寄存器輸出的方式。這樣可以提高系統(tǒng)的可靠性，一旦出錯(cuò)也容易確定問(wèn)題所在。

本內(nèi)核由以下幾個(gè)部分組成：中央控制單元(CPU)，算術(shù)邏輯運(yùn)算單元(ALU)，寄存器組控制器(REGS_CTR)，定時(shí)器／計(jì)數(shù)器(T／C)，通用串行接口(UART)，看門狗(WT_DOG)，如圖1所示。

1.2 提高速度的方法

本內(nèi)核采用以下幾種辦法來(lái)提高速度。

(1) 采用多數(shù)據(jù)通道：本內(nèi)核取消了傳統(tǒng)MCS-51系列單片機(jī)的單一總線，采用直連結(jié)構(gòu)，各模塊的數(shù)據(jù)傳輸使用單向?qū)Ｓ脭?shù)據(jù)線，尤其在數(shù)據(jù)交換頻繁的ALU與REGS_CTR之間采用四條單向數(shù)據(jù)線相互連接，提高了數(shù)據(jù)傳輸?shù)牟⑿卸�，從而加快了�?shù)據(jù)的傳輸。

(2) 采用雙相時(shí)鐘：如圖2所示。CLK時(shí)鐘上升沿CPU發(fā)出控制信號(hào)，I／O端口采樣外部信號(hào)即圖1中流入REGS_CTR的數(shù)據(jù)或控制信號(hào)；CLK1時(shí)鐘上升沿把數(shù)據(jù)寫入寄存器中并把刷新后的數(shù)據(jù)或控制信號(hào)發(fā)出，即圖1中虛箭頭表示的數(shù)據(jù)流向。這樣REGS_CTR的讀寫分別在兩個(gè)時(shí)鐘的上升沿，減少了一個(gè)時(shí)鐘周期的等待，時(shí)鐘頻率提高了一倍。

(3) 采用寄存器組：FPGA內(nèi)部有極為豐富的寄存器資源，本內(nèi)核取消了傳統(tǒng)的同一時(shí)間只能讀或者寫的RAM塊，代之以可同時(shí)進(jìn)行不同地址讀寫操作的寄存器組。一些特殊功能寄存器有專用總線輸出，如圖3所示。

(4) 提高時(shí)鐘頻率：對(duì)電路的關(guān)鍵路徑進(jìn)行了改造，以減少邏輯電路級(jí)數(shù)從而提高時(shí)鐘頻率。通過(guò)這些設(shè)計(jì)，保證了每個(gè)機(jī)器周期只需一個(gè)時(shí)鐘周期，提高了指令執(zhí)行效率，同時(shí)也提高系統(tǒng)的時(shí)鐘頻率。

1.3 兼容性方面的考慮

MCS-51系列單片機(jī)有豐富的軟硬件資源，為充分利用這些資源，在本內(nèi)核設(shè)計(jì)時(shí)盡量考慮增強(qiáng)其兼容性。除機(jī)器周期變?yōu)樵瓉?lái)的1／12以及新增加一個(gè)特殊功能寄存器(地址F8H)用于控制看門狗和軟件復(fù)位外，其他沒(méi)有變化。因而單個(gè)內(nèi)核應(yīng)用時(shí)，以前的程序可完全移植；在與外界通信時(shí)因機(jī)器周期與MCS-51單片機(jī)有差別可能需對(duì)一些程序作相應(yīng)改動(dòng)。這樣可以使系統(tǒng)在提高性能的同時(shí)無(wú)需其他開銷，便于推廣使用。

2 功能模塊的設(shè)計(jì)

2.1 中央控制器(CPU)的設(shè)計(jì)

這是微控制器的核心，負(fù)責(zé)中斷處理及指令執(zhí)行。中斷處理分為中斷取樣、中斷高低優(yōu)先級(jí)的判斷及執(zhí)行相應(yīng)的處理過(guò)程。CPU對(duì)指令的執(zhí)行分為四個(gè)階段：取指-譯碼、執(zhí)行、執(zhí)行-回寫、回寫-預(yù)取指。指令執(zhí)行流程如圖4所示。