浓毛老太交欧美老妇热爱乱,蜜臀性色av免费,妺妺窝人体色www看美女,久久久久久久久久久大尺度免费视频,麻豆人妻无码性色av专区

位置:51電子網(wǎng) » 技術(shù)資料 » 測試測量

基于DSP與CPLD的ADS7805多通道數(shù)據(jù)采集

發(fā)布時(shí)間:2008/6/3 0:00:00 訪問次數(shù):612

        

    

    

    來源:微計(jì)算機(jī)信息 作者:金健 林梅香

    

    摘要 設(shè)計(jì)了利用tms320lf2407a與epm3032a控制的ads7805多通道采集系統(tǒng)的邏輯結(jié)構(gòu),介紹了系統(tǒng)的工作原理,詳細(xì)描述了ads7805、dsp及cpld之間接口的硬件與軟件設(shè)計(jì)。

    

    關(guān)鍵詞dsp;cpld;ads7805

    

    0 引言

    

    用于實(shí)時(shí)控制的嵌入式系統(tǒng)有多路模擬量輸入,要求對多路輸入進(jìn)行連續(xù)掃描并進(jìn)行高速高精度處理,具有16位16路差分輸入通道的ads7805能夠滿足系統(tǒng)通道數(shù)量及精度的要求。通道的快速切換及系統(tǒng)關(guān)鍵控制信號的產(chǎn)生成為制約系統(tǒng)性能的瓶頸,利用tms320lf2407a豐富的i/o接口及高頻時(shí)鐘,配合epm3032a靈活的譯碼功能,則可以控制ads7805進(jìn)行多個(gè)通道的高精度高速數(shù)據(jù)采集,由于采用了dsp與cpld等可編程器件,系統(tǒng)可操作性得到了保證,也極大地簡化了硬件電路。

    

    1 系統(tǒng)結(jié)構(gòu)設(shè)計(jì)

    

    系統(tǒng)以dsp與cpld為核心構(gòu)建,模擬信號從多路復(fù)用器接入,利用cpld使能或禁止其輸出,dsp的i/o引腳控制通道的選擇,當(dāng)選通一路時(shí),多路復(fù)用器輸出差分再經(jīng)過運(yùn)放轉(zhuǎn)為單端信號作為adc的輸入,adc片選由dsp的i/o引腳控制,啟動(dòng)由cpld控制,當(dāng)片選有效時(shí)啟動(dòng)adc,并按照規(guī)定的時(shí)序控制片選信號,adc開始工作,轉(zhuǎn)換結(jié)果輸出到cpld譯碼得到的地址。adc與dsp之間的緩沖器件用來做電平匹配,利用cpld將其鎖定在選通狀態(tài)。adc在轉(zhuǎn)換完成時(shí)發(fā)起一個(gè)外部中斷到dsp,請求dsp處理轉(zhuǎn)換結(jié)果[1]。系統(tǒng)結(jié)構(gòu)如圖1所示。

    

    2 硬件設(shè)計(jì)

    

    模擬信號輸入到多路復(fù)用器adg726(adi公司產(chǎn)品),1.8~5.5v電源供電,由引腳vdd輸入;接受16路差分或32路單端模擬信號輸入(引腳s1a~s16a,s1b~s16b)。da,db為差分信號輸出引腳;a0~a3是通道選擇控制引腳。片選引腳csa、csb低電平有效。引腳en、wr分別為芯片使能和寫使能,en低有效,wr上的有效電平波形如圖2所示。

    

    

     圖1系統(tǒng)結(jié)構(gòu)

    

    

     圖2 多路復(fù)用器adg726的控制時(shí)序圖

    

    信號從da,db引腳輸出之后,在到達(dá)adc之前先轉(zhuǎn)成單端信號,這里采用adi公司易用型運(yùn)放ad620,±12v模擬電源供電,電路連接如圖3所示。

    

    

     圖3 差分轉(zhuǎn)單端電路

    

    adi公司生產(chǎn)的低功耗16位模數(shù)轉(zhuǎn)換器ads7805為逐次逼近型結(jié)構(gòu),+5v單電源供電,標(biāo)準(zhǔn)±10v輸入,最小采樣率100ksps。ref引腳接內(nèi)部或者外部參考電壓,用于設(shè)定模擬輸入電壓范圍,與模擬地之間連接一個(gè)2.2μf的鉭電容,本設(shè)計(jì)采用內(nèi)部參考;vana引腳是+5v模擬電源輸入端,并聯(lián)一個(gè)0.1μf和一個(gè)10μf的鉭電容接到模擬地上;vdig為數(shù)字電源輸入端,直接連到vana上。agnd1和agnd2是模擬地;cap引腳為參考緩沖電容,與模擬地之間接一個(gè)2.2μf鉭電容;dgnd是數(shù)字地;byte引腳電平?jīng)Q定轉(zhuǎn)換結(jié)果的字節(jié)位置,低電平時(shí)引腳6到13輸出結(jié)果的高8位,引腳15到22輸出結(jié)果的低8位,高電平時(shí)正好相反。當(dāng)啟動(dòng)引腳r//c為低時(shí),片選cs的下降沿激活一次轉(zhuǎn)換。busy在轉(zhuǎn)換時(shí)保持低電平,轉(zhuǎn)換完成時(shí)變高。轉(zhuǎn)換結(jié)果由16個(gè)引腳并行輸出,經(jīng)過緩沖74lvth16245a做5v到3.3v的電平轉(zhuǎn)換到dsp,輸出引腳為三態(tài)驅(qū)動(dòng)。ads7805的控制時(shí)序如圖4所示

    

    

    

    

    圖 4 ads7805的控制時(shí)序

    

    系統(tǒng)的主控制器采用ti(德州儀器)公司的tms320lf2407a,3.3v靜態(tài)cmos工藝,40mips,具有16位地址總線,16位數(shù)據(jù)總線,3個(gè)獨(dú)立的存儲空間,包括可用的64k字程序空間,35.5k字

        

    

    

    來源:微計(jì)算機(jī)信息 作者:金健 林梅香

    

    摘要 設(shè)計(jì)了利用tms320lf2407a與epm3032a控制的ads7805多通道采集系統(tǒng)的邏輯結(jié)構(gòu),介紹了系統(tǒng)的工作原理,詳細(xì)描述了ads7805、dsp及cpld之間接口的硬件與軟件設(shè)計(jì)。

    

    關(guān)鍵詞dsp;cpld;ads7805

    

    0 引言

    

    用于實(shí)時(shí)控制的嵌入式系統(tǒng)有多路模擬量輸入,要求對多路輸入進(jìn)行連續(xù)掃描并進(jìn)行高速高精度處理,具有16位16路差分輸入通道的ads7805能夠滿足系統(tǒng)通道數(shù)量及精度的要求。通道的快速切換及系統(tǒng)關(guān)鍵控制信號的產(chǎn)生成為制約系統(tǒng)性能的瓶頸,利用tms320lf2407a豐富的i/o接口及高頻時(shí)鐘,配合epm3032a靈活的譯碼功能,則可以控制ads7805進(jìn)行多個(gè)通道的高精度高速數(shù)據(jù)采集,由于采用了dsp與cpld等可編程器件,系統(tǒng)可操作性得到了保證,也極大地簡化了硬件電路。

    

    1 系統(tǒng)結(jié)構(gòu)設(shè)計(jì)

    

    系統(tǒng)以dsp與cpld為核心構(gòu)建,模擬信號從多路復(fù)用器接入,利用cpld使能或禁止其輸出,dsp的i/o引腳控制通道的選擇,當(dāng)選通一路時(shí),多路復(fù)用器輸出差分再經(jīng)過運(yùn)放轉(zhuǎn)為單端信號作為adc的輸入,adc片選由dsp的i/o引腳控制,啟動(dòng)由cpld控制,當(dāng)片選有效時(shí)啟動(dòng)adc,并按照規(guī)定的時(shí)序控制片選信號,adc開始工作,轉(zhuǎn)換結(jié)果輸出到cpld譯碼得到的地址。adc與dsp之間的緩沖器件用來做電平匹配,利用cpld將其鎖定在選通狀態(tài)。adc在轉(zhuǎn)換完成時(shí)發(fā)起一個(gè)外部中斷到dsp,請求dsp處理轉(zhuǎn)換結(jié)果[1]。系統(tǒng)結(jié)構(gòu)如圖1所示。

    

    2 硬件設(shè)計(jì)

    

    模擬信號輸入到多路復(fù)用器adg726(adi公司產(chǎn)品),1.8~5.5v電源供電,由引腳vdd輸入;接受16路差分或32路單端模擬信號輸入(引腳s1a~s16a,s1b~s16b)。da,db為差分信號輸出引腳;a0~a3是通道選擇控制引腳。片選引腳csa、csb低電平有效。引腳en、wr分別為芯片使能和寫使能,en低有效,wr上的有效電平波形如圖2所示。

    

    

     圖1系統(tǒng)結(jié)構(gòu)

    

    

     圖2 多路復(fù)用器adg726的控制時(shí)序圖

    

    信號從da,db引腳輸出之后,在到達(dá)adc之前先轉(zhuǎn)成單端信號,這里采用adi公司易用型運(yùn)放ad620,±12v模擬電源供電,電路連接如圖3所示。

    

    

     圖3 差分轉(zhuǎn)單端電路

    

    adi公司生產(chǎn)的低功耗16位模數(shù)轉(zhuǎn)換器ads7805為逐次逼近型結(jié)構(gòu),+5v單電源供電,標(biāo)準(zhǔn)±10v輸入,最小采樣率100ksps。ref引腳接內(nèi)部或者外部參考電壓,用于設(shè)定模擬輸入電壓范圍,與模擬地之間連接一個(gè)2.2μf的鉭電容,本設(shè)計(jì)采用內(nèi)部參考;vana引腳是+5v模擬電源輸入端,并聯(lián)一個(gè)0.1μf和一個(gè)10μf的鉭電容接到模擬地上;vdig為數(shù)字電源輸入端,直接連到vana上。agnd1和agnd2是模擬地;cap引腳為參考緩沖電容,與模擬地之間接一個(gè)2.2μf鉭電容;dgnd是數(shù)字地;byte引腳電平?jīng)Q定轉(zhuǎn)換結(jié)果的字節(jié)位置,低電平時(shí)引腳6到13輸出結(jié)果的高8位,引腳15到22輸出結(jié)果的低8位,高電平時(shí)正好相反。當(dāng)啟動(dòng)引腳r//c為低時(shí),片選cs的下降沿激活一次轉(zhuǎn)換。busy在轉(zhuǎn)換時(shí)保持低電平,轉(zhuǎn)換完成時(shí)變高。轉(zhuǎn)換結(jié)果由16個(gè)引腳并行輸出,經(jīng)過緩沖74lvth16245a做5v到3.3v的電平轉(zhuǎn)換到dsp,輸出引腳為三態(tài)驅(qū)動(dòng)。ads7805的控制時(shí)序如圖4所示

    

    

    

    

    圖 4 ads7805的控制時(shí)序

    

    系統(tǒng)的主控制器采用ti(德州儀器)公司的tms320lf2407a,3.3v靜態(tài)cmos工藝,40mips,具有16位地址總線,16位數(shù)據(jù)總線,3個(gè)獨(dú)立的存儲空間,包括可用的64k字程序空間,35.5k字

相關(guān)IC型號

熱門點(diǎn)擊

 

推薦技術(shù)資料

音頻變壓器DIY
    筆者在本刊今年第六期上著重介紹了“四夾三”音頻變壓器的... [詳細(xì)]
版權(quán)所有:51dzw.COM
深圳服務(wù)熱線:13751165337  13692101218
粵ICP備09112631號-6(miitbeian.gov.cn)
公網(wǎng)安備44030402000607
深圳市碧威特網(wǎng)絡(luò)技術(shù)有限公司
付款方式


 復(fù)制成功!