本文介紹了一種以DSP為核心、基于IEEE1394總線的圖像實(shí)時(shí)采集處理系統(tǒng)的軟硬件設(shè)計(jì)。此外還提出了一種易于用DSP實(shí)現(xiàn)且存儲(chǔ)器資源占用率小的運(yùn)動(dòng)目標(biāo)檢測(cè)算法。據(jù)了解，目前國內(nèi)外大多數(shù)的計(jì)算機(jī)視覺研究都是用計(jì)算機(jī)軟件處理實(shí)現(xiàn)的，因此在實(shí)時(shí)性和成本方面受計(jì)算機(jī)平臺(tái)的制約。本文討論了一種計(jì)算機(jī)視覺系統(tǒng)的硬件平臺(tái)設(shè)計(jì)方案，并在此平臺(tái)上實(shí)現(xiàn)了運(yùn)行目標(biāo)檢測(cè)�？梢哉f，這是一次用DSP實(shí)現(xiàn)計(jì)算機(jī)視覺算法的成功嘗試，對(duì)于其它算法的硬件實(shí)現(xiàn)有一定的借鑒意義。

圖1 硬件系統(tǒng)框圖
采用IEEE1394總線作為傳輸接口是實(shí)現(xiàn)實(shí)時(shí)圖像采集的根本保證。IEEE1394是由國際電氣和電子工程師協(xié)會(huì)（IEEE）制定的一種高速串行總線協(xié)議。1394總線具有以下優(yōu)點(diǎn)：
*支持熱插拔和即插即用：
*提供統(tǒng)一的通用接口，并且具有總線供電能力（每一端口的最大輸出電流為1.5A，輸出電壓8～33Vdc）；
*傳輸速率高100～400Mbps；
*不依賴計(jì)算機(jī)，支持1394設(shè)備間的點(diǎn)對(duì)點(diǎn)傳輸。
其中第四點(diǎn)是目前常用的USB2.0總線無法實(shí)現(xiàn)的，也正是這一優(yōu)點(diǎn)使得1394不僅是一種計(jì)算機(jī)外設(shè)連接總線，更是多種消費(fèi)類電子產(chǎn)品的連接方案。

圖2 幀緩存訪問次序
另外，為了實(shí)現(xiàn)數(shù)字視頻圖像的實(shí)時(shí)采集和處理，充分發(fā)揮1394總線的高速傳輸速率，筆者選用了TI公司的TMS320VC33數(shù)字信號(hào)處理器作為主控制器。這是一款高性能浮點(diǎn)DSP，它具有17ns的指令周期和60MIPS的處理能力。
下面將分別介紹這套DSP系統(tǒng)的工作原理，軟、硬件設(shè)計(jì)以及運(yùn)動(dòng)目標(biāo)檢測(cè)算法的改進(jìn)和實(shí)現(xiàn)。
系統(tǒng)組成及工作原理
本系統(tǒng)是為驗(yàn)證并實(shí)現(xiàn)各種計(jì)算機(jī)視覺算法而搭建的一個(gè)硬件平臺(tái)，用五片512K×8bit的SRAM分別作為幀緩沖和DSP的擴(kuò)展RAM。還有一片20萬門的FPGA用作系統(tǒng)的邏輯控制及以后機(jī)器視覺算法的硬件實(shí)現(xiàn)。系統(tǒng)的結(jié)構(gòu)框圖如圖1所示。
系統(tǒng)的工作原理如下：系統(tǒng)上電或復(fù)位后，DSP首先從FlashROM中自動(dòng)裝入代碼并開始運(yùn)行，等待1394電纜插入。當(dāng)電纜插入后，DSP通過解析根節(jié)點(diǎn)發(fā)來的請(qǐng)求包發(fā)出對(duì)應(yīng)的內(nèi)容作為應(yīng)答，直至根節(jié)點(diǎn)發(fā)現(xiàn)該設(shè)備。之后，只要根節(jié)點(diǎn)發(fā)出讀數(shù)據(jù)請(qǐng)求，DSP就根據(jù)請(qǐng)求包的內(nèi)容從幀緩沖RAM中取出 數(shù)據(jù)，通過1394鏈路層和物理層芯片將其送到1394總線上。
圖像數(shù)據(jù)的采集、處理和傳輸三個(gè)步驟以流水線的方式，在同一時(shí)刻各掌握一片幀緩存RAM的訪問權(quán)，并行工作。當(dāng)各個(gè)步驟都完成后，在FPGA的控制下同時(shí)切換各片幀緩存的控制權(quán)，開始流水線的下一個(gè)周期。各個(gè)步驟對(duì)三片幀緩存RAM的控制次序如圖2所示。
這種流水線式的電路結(jié)構(gòu)實(shí)現(xiàn)了圖像采集、圖像處理、圖像傳輸三個(gè)步驟并行工作，極大地提高了處理的連續(xù)性和實(shí)時(shí)性。

圖3 DSP軟件流程圖
DSP硬件設(shè)計(jì)
DSP在本系統(tǒng)中的任務(wù)有三個(gè)：首先是通過鏈路層和物理層芯片與根節(jié)點(diǎn)通信，完成自標(biāo)識(shí)過程；其二是處理采集好的一幀圖像，并把它再存回幀緩存；其三是自標(biāo)識(shí)完成后，響應(yīng)根節(jié)點(diǎn)發(fā)來的數(shù)據(jù)讀請(qǐng)求，從幀緩沖RAM中讀出處理過重的圖像數(shù)據(jù)并送到總線上。整個(gè)系統(tǒng)由一片TMS320VC33、一片20萬門的FPGA（EP20k200EBC356）、五片512KB高速SRAM（IS61LV5128AL）、一片F(xiàn)lash(AM29LV400B)、一片1394鏈路層芯片（TSB12LV32）、一片1394物理層芯片（TSB41LV04a）以及DSP電源看門狗芯片（PS767D301）組成。其中TMS320VC33作為主控制器與TSB12LV32的主控制器接口相連。FPGA在DSP的控制下向1394鏈路層芯片的DataMover端口發(fā)送數(shù)據(jù)。此外FPGA還有地址譯碼、時(shí)序調(diào)整以及幀緩存切換等功能。三片SRAM作為幀緩沖存，另外兩片作為DSP的擴(kuò)展RAM，每片RAM內(nèi)存放一幀圖像（300K字節(jié)），其訪問時(shí)間為12ns，因此完全適合TMS320VC33以零等待方式訪問。物理層芯片TSB12LV04a只與鏈路層芯片通信，與DSP無關(guān)，它負(fù)責(zé)進(jìn)行總線上的差分模擬信號(hào)與系統(tǒng)的數(shù)字信號(hào)之間的轉(zhuǎn)換。Flash用來存放DSP代碼，它經(jīng)過地址譯碼直接與DSP相連。DSP復(fù)位后由BootLoader將代碼從Flash加載到DSP片內(nèi)RAM中開始運(yùn)行�？梢酝ㄟ^DSP的JTAG接口方便地進(jìn)行Flash的在系統(tǒng)擦寫。由于AM12LV400B的訪問時(shí)間為70ns，DSP訪問Flash時(shí)至少應(yīng)加入5個(gè)等待周期。
DSP軟件設(shè)計(jì)
DSP的軟件開發(fā)是在TI公司提供的Code Composer(CC)環(huán)境一，結(jié)合DSP硬件仿真器完成。代碼的開發(fā)根據(jù)實(shí)際情況使用C語言和匯編語言的混合編程。在實(shí)際設(shè)備自標(biāo)識(shí)的過程中使用C語言，這是因?yàn)檫@個(gè)過程邏輯關(guān)系比較復(fù)雜，但只在總線復(fù)位初始化時(shí)執(zhí)行一次，用C語言可以提高可讀性，減小開發(fā)難度，同時(shí)也不會(huì)對(duì)系統(tǒng)的性能有太大影響。而在進(jìn)行圖像處理和響應(yīng)數(shù)據(jù)讀請(qǐng)求包時(shí)，則使用了匯編語言。原因是這些代碼使用頻繁，直接影響系統(tǒng)的速度。
圖4 應(yīng)用程序界面
響應(yīng)1394總線的自標(biāo)識(shí)過程是系