陳圣杰 丁喆 張安年引言

    隨著數(shù)字信號(hào)處理芯片性價(jià)比的不斷提高，數(shù)字信號(hào)處理的應(yīng)用領(lǐng)域飛速發(fā)展，同時(shí)pentium高速cpu的出現(xiàn)，要求有極高的數(shù)據(jù)通量予以支持，而低速的isa總線在解決這些問題方面逐漸無能為力，取而代之的是高速的pci總線。pci總線可將高速外圍設(shè)備直接掛在cpu總線上，33mhz／32位時(shí)數(shù)據(jù)傳輸速率可達(dá)132mb／s，66mhz／64位時(shí)更是性能加倍，打破了數(shù)據(jù)傳輸速率的瓶頸，使得cpu的性能得到充分發(fā)揮。如果采用美國ti公司生產(chǎn)的高速高性能數(shù)字信號(hào)處理器dsp取代原來的單片機(jī)作為板載cpu，可以充分利用pci總線的優(yōu)點(diǎn)直接將采集的數(shù)據(jù)傳到微機(jī)內(nèi)存，有效地解決了數(shù)據(jù)的實(shí)時(shí)傳輸和存儲(chǔ)問題。

    測(cè)控系統(tǒng)的硬件組成

    系統(tǒng)基本硬件結(jié)構(gòu)如圖1所示。整個(gè)高速測(cè)控系統(tǒng)主要由信號(hào)調(diào)理電路、dsp模塊、fifc)存儲(chǔ)器、cpld控制電路、pc19054接口芯片等組成。系統(tǒng)采用主從結(jié)構(gòu)，pc機(jī)作為上位機(jī)，用于完成對(duì)系統(tǒng)的控制(如ad轉(zhuǎn)換的開始、dsp復(fù)位、中斷響應(yīng)、數(shù)據(jù)接收與處理等)。dsp作為下位機(jī)，用于完成數(shù)據(jù)的采集與處理、pwm波以及其他外圍信號(hào)的控制等。

    dsp測(cè)控模塊介紹

    系統(tǒng)采用的dsp芯片為ti公司的tms320lf2407。電路設(shè)計(jì)時(shí)，利用的dsp內(nèi)部的16通道a/d轉(zhuǎn)換實(shí)現(xiàn)數(shù)據(jù)采集，dsp與fifo的電路接口電壓都為3.3v，可實(shí)現(xiàn)無縫連接，dsp的數(shù)據(jù)總線直接與fifo的數(shù)據(jù)輸入端口相連，dsp與fifo的時(shí)鐘頻率應(yīng)設(shè)為相同。這樣，無需插入等待周期，控制信號(hào)經(jīng)cpld直接轉(zhuǎn)換為fifo的讀寫信號(hào)，實(shí)現(xiàn)數(shù)據(jù)的高速存儲(chǔ)。

    先進(jìn)先出存儲(chǔ)器

    在dma傳輸方式下，由于pci9054內(nèi)部的fifo只有32級(jí)深度，實(shí)時(shí)傳送高速數(shù)據(jù)時(shí)，pci9054內(nèi)部的fifo會(huì)很快存滿，而dsp內(nèi)的數(shù)據(jù)仍會(huì)源源不斷的傳送過來，易造成數(shù)據(jù)的丟失，因此必須要擴(kuò)展外部fifo。

    本系統(tǒng)采用i d t公司高速cmos同步fifo芯片idt72v3660，它的容量為4096×36bit；有高達(dá)100mhz的讀寫速度；可以兼容3.3v和5v兩種接口電壓。該fifo具有標(biāo)準(zhǔn)的"滿"(ff#)、"半滿"(hf#)、"空"(ef#)等標(biāo)志。系統(tǒng)可以根據(jù)這些標(biāo)志信號(hào)控制對(duì)fifo的讀寫操作。在cpld的邏輯控制下，當(dāng)wen#有效時(shí)，在wclk的每一個(gè)上升沿，fifo會(huì)把輸人數(shù)據(jù)線上的數(shù)據(jù)存入內(nèi)部存儲(chǔ)器。當(dāng)ren#有效且輸出允許(oe#有效)時(shí)，在rclk的每一個(gè)上升沿，fifo會(huì)把內(nèi)部存儲(chǔ)器中的數(shù)據(jù)發(fā)送到輸出數(shù)據(jù)總線上(低電平用"#"表示)。

    控制邏輯芯片cpld

    本系統(tǒng)采用altera公司的epm7 128來實(shí)現(xiàn)系統(tǒng)的邏輯控制，主要包括dsp控制邏輯、fifo控制邏輯、pci9054接口控制邏輯三個(gè)部分，其中，對(duì)pc219054的邏輯控制是設(shè)計(jì)的重點(diǎn)。設(shè)計(jì)中利用maxplusⅱ軟件進(jìn)行vhdl語言編程、仿真和調(diào)試。

    pci9054及外部接口分析

    pci與板載cpu的橋接有兩種設(shè)計(jì)方案，一種是采用fpga，通過軟件編程實(shí)現(xiàn)硬件功能。另一種是利用專用pci橋接芯片，適合快速開發(fā)的場(chǎng)合。

    本系統(tǒng)采用plx公司的pci總線專用接口控制芯片pc19054。它符合pciv2.1和pciv2_2規(guī)范；可同時(shí)支持3.3v和5v兩種信號(hào)環(huán)境；提供了兩個(gè)獨(dú)立的可編程dma控制器；內(nèi)部有6種可編程fifo，以實(shí)現(xiàn)零等待突發(fā)傳輸及局部總線和pci總線之間的異步操作；在pci總線端支持33mhz／32位，傳輸速率最高可達(dá)132mb／s；在局部端可編程實(shí)現(xiàn)8／16／32位的數(shù)據(jù)寬度，支持復(fù)用／非復(fù)用的32位地址／數(shù)據(jù)，時(shí)鐘最高可達(dá)50mhz。

    pci9054局部總線可工作在m、j、c三種模式，m模式是專門為motorola公司的 mpc850和mpc860提供直接非復(fù)用的接口；j模式地址／數(shù)據(jù)線復(fù)用；c模式與j模式差別不大，但地址／數(shù)據(jù)線非復(fù)用，更符合連接習(xí)慣。本設(shè)計(jì)采用c模式。

    pci9054的數(shù)據(jù)傳輸模式可分為主模式、從模式、dma模式。模