Atmel公司與Celoxica公司日前宣布，將電子系統(tǒng)級(ESL)設(shè)計擴展至Atmel正在開發(fā)的一系列可動態(tài)重新配置的處理器。這些新型後端工具的開發(fā)是面向計劃于2005年稍后推出的FPSLIC技術(shù)的新一代處理器。

    源自Celoxica的ESL組合的工具以及DK Design Suite和Agility Compiler將合成來自用C或 SystemC描述的高復雜性運算法則的硬體加速器。Celoxica還將提供其HW/SW聯(lián)合設(shè)計技術(shù)和插件板級的整合技術(shù)，以便為Atmel客戶提供一種無縫的執(zhí)行流程。

    Atmel營銷經(jīng)理Guy Lafayette表示：“在當代系統(tǒng)開發(fā)中，隨需應變以及快速的軟硬體可編程性正得到日益的整合和擴大。關(guān)鍵在于我們要使現(xiàn)有的和新的客戶能夠有效管理這種潛力。憑借來自Celoxica的設(shè)計工具，我們得以輕松地移植到ESL，并使我們的客戶能夠更好地探究設(shè)計空間，評估分區(qū)折衷辦法，以及有效地在一個設(shè)備上形成復雜設(shè)計�！�

    此次合作開發(fā)是經(jīng)過捷克科學院(Academy of Sciences of the Czech Republic)長達四年多的研究之后而推出。該科學院信息論和控制論學會(Institute of Information Theory and Automation, UTIA)的研究者與Atmel和Celoxica雙方進行了合作，以定義和驗證從運算法則到執(zhí)行的流程。

    UTIA信號處理部門主管Jiri Kadlec表示：“通過利用來自Celoxica的C設(shè)計合成，我們展示了輕松的設(shè)計、更低的成本以及生產(chǎn)級的落實。透過利用動態(tài)重新配置，我們還增加了用戶設(shè)計的功能性，并降低了功耗�！�