時序電路的設計
發(fā)布時間:2013/10/19 15:17:02 訪問次數(shù):989
邏輯功能分析：該電路為同步電路，當X-O時，C2742GT電路的狀態(tài)由00到11，數(shù)值遞增；當X=l時，電路的狀態(tài)先由00到11，然后由11遞減。該電路可視為可控計數(shù)器，X=O時，為加法計數(shù)，X=l時，為減法計數(shù)。
時序電路的設計
時序電路設計又稱電路的綜合，它是時序電路分析的逆過程，即根據(jù)給定的邏輯功能要求，選擇適當?shù)倪壿嬈骷O計出符合要求的時序邏路。與組合電路的設計類似，時序電路可以采用觸發(fā)器設計，也可以采用專門的中規(guī)模芯片設計。
采用觸發(fā)器設計時序邏輯電路的一般過程為：
(1)由給定的邏輯功能求出原始狀態(tài)圖；
(2)狀態(tài)化簡；
(3)狀態(tài)編碼；
(4)選擇觸發(fā)器的類型及個數(shù)；
(5)列寫電路的輸出方程及各觸發(fā)器的驅(qū)動方程；
(6)域邏輯電路并檢查自啟動能力。
用觸發(fā)器設計時序電路比較復雜，這里僅給出設計思路，本章后幾節(jié)將介紹采用中規(guī)模集成電路設計各種時序電路。
時序電路的設計
時序電路設計又稱電路的綜合，它是時序電路分析的逆過程，即根據(jù)給定的邏輯功能要求，選擇適當?shù)倪壿嬈骷O計出符合要求的時序邏路。與組合電路的設計類似，時序電路可以采用觸發(fā)器設計，也可以采用專門的中規(guī)模芯片設計。
采用觸發(fā)器設計時序邏輯電路的一般過程為：
(1)由給定的邏輯功能求出原始狀態(tài)圖；
(2)狀態(tài)化簡；
(3)狀態(tài)編碼；
(4)選擇觸發(fā)器的類型及個數(shù)；
(5)列寫電路的輸出方程及各觸發(fā)器的驅(qū)動方程；
(6)域邏輯電路并檢查自啟動能力。
用觸發(fā)器設計時序電路比較復雜，這里僅給出設計思路，本章后幾節(jié)將介紹采用中規(guī)模集成電路設計各種時序電路。
邏輯功能分析：該電路為同步電路，當X-O時，C2742GT電路的狀態(tài)由00到11，數(shù)值遞增；當X=l時，電路的狀態(tài)先由00到11，然后由11遞減。該電路可視為可控計數(shù)器，X=O時，為加法計數(shù)，X=l時，為減法計數(shù)。
時序電路的設計
時序電路設計又稱電路的綜合，它是時序電路分析的逆過程，即根據(jù)給定的邏輯功能要求，選擇適當?shù)倪壿嬈骷�，設計出符合要求的時序邏路。與組合電路的設計類似，時序電路可以采用觸發(fā)器設計，也可以采用專門的中規(guī)模芯片設計。
采用觸發(fā)器設計時序邏輯電路的一般過程為：
(1)由給定的邏輯功能求出原始狀態(tài)圖；
(2)狀態(tài)化簡；
(3)狀態(tài)編碼；
(4)選擇觸發(fā)器的類型及個數(shù)；
(5)列寫電路的輸出方程及各觸發(fā)器的驅(qū)動方程；
(6)域邏輯電路并檢查自啟動能力。
用觸發(fā)器設計時序電路比較復雜，這里僅給出設計思路，本章后幾節(jié)將介紹采用中規(guī)模集成電路設計各種時序電路。
時序電路的設計
時序電路設計又稱電路的綜合，它是時序電路分析的逆過程，即根據(jù)給定的邏輯功能要求，選擇適當?shù)倪壿嬈骷�，設計出符合要求的時序邏路。與組合電路的設計類似，時序電路可以采用觸發(fā)器設計，也可以采用專門的中規(guī)模芯片設計。
采用觸發(fā)器設計時序邏輯電路的一般過程為：
(1)由給定的邏輯功能求出原始狀態(tài)圖；
(2)狀態(tài)化簡；
(3)狀態(tài)編碼；
(4)選擇觸發(fā)器的類型及個數(shù)；
(5)列寫電路的輸出方程及各觸發(fā)器的驅(qū)動方程；
(6)域邏輯電路并檢查自啟動能力。
用觸發(fā)器設計時序電路比較復雜，這里僅給出設計思路，本章后幾節(jié)將介紹采用中規(guī)模集成電路設計各種時序電路。
相關技術資料- 10-19時序電路的設計
公網(wǎng)安備44030402000607
