由于一般的LUT為4輸入結構，所以，HA17902P當要實現(xiàn)多于4變量的邏輯函數(shù)時，就需要用多個LUT級聯(lián)來實現(xiàn)。一般FPGA中的LUT是通過數(shù)據(jù)選擇器完成級聯(lián)的。
    在LUT和數(shù)據(jù)選擇器的基礎上再增加觸發(fā)器，便可構成既可實現(xiàn)組合邏輯功能又可實現(xiàn)時序邏輯功能的基本邏輯單元電路。FPGA中就是由很多類似這樣的基本邏輯單元來實現(xiàn)各種復雜邏輯功能的�？删幊虜�(shù)據(jù)選擇器MUX在FPGA中也充當著重要角色。例如，在圖10.2.13(a)中，編程時在SRAM存儲單元M，、M。中寫入0或1，就可以確定被選中的輸入通道與輸出相連。此時MUX就是可編程的數(shù)據(jù)開關，編程后，開關的位置也就確定了。為簡明起見，在FPGA邏輯圖中，通常采用圖10.2.13(b)所示的簡化符號。

    圖10.2.13可編程數(shù)據(jù)選擇器MUX
    由于SRAM中的數(shù)據(jù)理論上可以進行無限次寫入，所以，基于SRAM技術的FPGA可以進行無限次的編程。
    FPGA的結構
    目前，雖然FPGA產(chǎn)品種類較多，但Xilinx公司的FPGA晟為典型。這里以該公司的產(chǎn)品為例，介紹FPGA的內(nèi)部結構及各模塊的功能。
    FPGA的結構示意圖如圖10.2.14所示。它主要由可編程邏輯模塊(Configurabale LogicBlock)、RAM塊(Block RAM)、輸入／輸出模塊(Input/Output Block)、延時鎖環(huán)(Delay-Locked Loop)和可編程布線矩陣(Programmable Routing Matrix)等組成。FPGA的規(guī)模不同，其所含模塊的數(shù)量也不同�？删幊踢壿嬆K(CLB)是實現(xiàn)各種邏輯功能的基本單元，包括組合邏輯、時序邏輯、加法器等運算功能�？删幊痰妮斎耄敵瞿KIOB是芯片外部引腳數(shù)據(jù)與內(nèi)部數(shù)據(jù)進行交換的接口電路，通過編程可將I/O引腳設置成輸入、輸出和雙向等不同的功能。I()B分布在芯片的四周。
    延時鎖環(huán)DLL可以修正和控制內(nèi)部各部分時鐘的傳輸延遲時間，保證邏輯電路可靠地工作。同時也可以產(chǎn)生0。、90。、180。和270。的時鐘脈沖，還可產(chǎn)生倍頻或分頻時鐘，分頻系數(shù)可以是1.5、2、2.5、3、4、5、8、16等。
    CLB之間的空隙部分是布線區(qū)，分布著可編程布線資源。通過它們實現(xiàn)CI)B與CLB乏間、CI,B與IOB之間，以及全局時鐘等信號與CLB和IOB之間的連接。
    在Xilinx公司的高性能產(chǎn)品中，已將乘法器、數(shù)字信號處理器等集成在FPGA中，大大增強了FPGA的功能。同時，為了使芯片穩(wěn)定可靠地工作，其內(nèi)部都設有數(shù)字時鐘管理模塊。