數(shù)字電路的設(shè)計者考慮的是時域。然而，研究電磁兼容(EMC)最好考慮頻域。 CD4027BM96對于系統(tǒng)的輻射以及干擾控制元件例如電容器、鐵氧體、濾波器和屏蔽器的特性，法定要求都最護定在頻域。頻域和時域通過傅里葉變換(Paul，2006)相聯(lián)系，這將在12.1.3節(jié)討論。 

    方波的諧波分量擴展到無窮多，但越過某個點后，諧波能量很小可以被忽略。這個點被認為是邏輯帶寬，出現(xiàn)在傅里葉系數(shù)開始由- 20dB/dec變?yōu)橐?0dB/dec的折點處（12.1.3節(jié)將討論）。因此，數(shù)字信號的帶寬可以通過下式與上升時間￡，相聯(lián)系

    例如，Ins的上升時間相當于318MHz的帶寬。利用新型的集成電路(IC)技術(shù)，亞納秒級的上升時間變得很普遍。例如，低壓差分信號( LVDS)有300ps的上升時間，這相當于1GHz的帶寬。

   模擬和數(shù)字電路

   模擬電路通常包含放大器，少量的外部噪聲耦合進電路可能產(chǎn)生干擾。當電路工作在非常低的信號電平時(mV或tlV)和（或）電路包含高增益放大器時就會產(chǎn)生干擾。

   而與許多模擬電路相比，數(shù)字電路不包含放大器，工作在相對高的信號電平。對于互補金屬氧化物半導體(CMOS)電路，噪聲容限大約是V。c電壓的0.3倍或5V電源供電時約為1. 5V。因此，數(shù)字電路對于低電平噪聲具有固有的抗擾度。然而，數(shù)字邏輯電路供電電壓越來越低的趨勢(如3. 3V和1.75V)所帶來的后果就是固有的噪聲抗擾度逐步下降。

   數(shù)字邏輯噪聲

   在模擬電路中，外部的噪聲源通常是關(guān)注的重點。然而在數(shù)字電路中，內(nèi)部噪聲源往往是主要關(guān)心的問題。數(shù)字電路的內(nèi)部噪聲是由下列原因產(chǎn)生的：(1)接地總線噪聲（通常被稱為“接地反射”）；(2)電源總線噪聲；(3)傳輸線反射；(4)串擾。最重要的是接地和電源總線噪聲，在本章和第11章將分別進行介紹。串擾在第2章中已經(jīng)介紹了。反射問題在大多有關(guān)數(shù)字電路設(shè)計的經(jīng)典書籍中都有所介紹，例如Blakeslee (1979)、Barna (1980)或Johnson和Graham(2003)，這些問題在此就不再闡述了。