實(shí)用的高速數(shù)字電路接地系統(tǒng)必須在能CD4049UBDR夠彼此通信的集成電路所有可能的組合之間提供低阻抗（低電感）連接。完成這個(gè)目的最實(shí)用的方法就是提供盡可能多的可選擇（并聯(lián)）的接地路徑。這個(gè)結(jié)果在網(wǎng)格中最容易實(shí)現(xiàn)。

   電感的阻抗（感抗）正比于頻率。因此，為了保持同樣的接地阻抗，接地電感必須隨頻率成正比地減小。這意味著隨著數(shù)字邏輯電路頻率的增加，接地網(wǎng)格必須被做得細(xì)化再細(xì)化，以提供更多的并聯(lián)路徑。如果這種方法達(dá)到了極限，則結(jié)果是并聯(lián)路徑或平面的數(shù)目為無(wú)窮大。雖然一個(gè)接地平面將提供最佳的性能，重要的是要記住網(wǎng)格是所需要的墓本的拓?fù)浣Y(jié)構(gòu)。

   PCB板上的網(wǎng)格可以通過(guò)在板上印制水平和垂直接地跡線來(lái)實(shí)現(xiàn)，如圖10-5所示。在一個(gè)雙面PCB板上，水平跡線敷設(shè)在板的一個(gè)面上，垂直跡線敷設(shè)在另一個(gè)面上。兩個(gè)面上的接地跡線通過(guò)它們十字交叉處的電鍍穿孑L（導(dǎo)通孔）連接在一起。這樣的安排為所有必需信號(hào)的相互連接提供了充足的空間。