一、實驗目的

   ①了解寄存器74LS373／74LS273的邏輯功能及應用。

   ②了解寄存器741。S194的邏輯功能及應用。

   ③了解寄存器74LS164的邏輯功能及應用。    。

   二、實驗原理

   數(shù)碼寄存器74LS373／74LS273

   MSI時序功能件中另一個重要器件是寄存器�！安⑿休斎耄⑿休敵觥奔拇嫫髦械难何�數(shù)碼是以并行方式進出的，SI2308BDS-T1-GE3因而需有禮根數(shù)據(jù)輸入線和咒根數(shù)據(jù)輸出線。通�？捎谩眰�D觸發(fā)器接行個三態(tài)門構(gòu)成咒位“并人／并出”寄存器，D觸發(fā)器的時鐘端作為寄存命令，上升沿到寄存，而用三態(tài)門的控制端作為取數(shù)命令。以此原理設(shè)計的74LS373是8位3態(tài)寄存器（也叫鎖存器），其引腳如圖3. 42所示。各引腳含義如下：D，～D。為數(shù)碼輸入；Q，～Q。為數(shù)碼輸出；G為時鐘輸入端，當上升沿有效時，將D，～D。的狀態(tài)鎖入內(nèi)部；OE為輸出允許端，當此端為低電平時，輸入數(shù)碼反映到輸出端，當OE有效信號過后，Q�！玅r恢復為高阻狀態(tài)，如果OE=O為2態(tài)輸出。與之兼容的器件有74LS374。

   74LS273是2態(tài)輸出的寄存器，除引腳“1”為清零端（低電平有效）外，其余引腳和74LS373 -樣。使用74LS273（74LS373同樣）可以控制多個電路，如圖3.43所示。利用74LS273的鎖存作用，可以實現(xiàn)工作繁忙的單片機或FPGA/CPLD器件對若干電路同時控制。