①用JK觸發(fā)器謾計同步十A393F進制加法計數(shù)器，仿真、下載測試驗證。

    ②試用74LS160設計九進制加法計數(shù)器，下載測試驗證。

    ③試用74LS160設計60進制加法計數(shù)器，下載測試驗證。

    ④試用74LS160設計248進制加法計數(shù)器，下載測試驗證。

    ⑤試用74LS161設計一個能依次輸出9個負脈沖的電路，下載測試驗證。

    ⑥試用74LS161和74LS85設計一個四、六、八進制計數(shù)器。

    實驗器材

    ①PC(裝有MAX+PLUSⅡ軟件)。

    ②編程系統(tǒng)。

    實驗報告要求

   總結從理論設計到最后測試結果整個實驗研究過程、說明MAX+PLUSⅡ軟件（包括仿真詳細步驟）詳細使用方法，要有例圖、仿真波形和測試結果說明。

   常用時序電路編程二

   一、實驗目的

   ①用原理圖方法測試4位雙向移位寄存器邏輯功能。

   ②測試用74LS194設計的環(huán)型計數(shù)器和序列信號發(fā)生器的結果。

   ③學習用譯碼器74LS138和數(shù)選器74LS151設計總線結構。

   ④了解并行（串行）輸入／串行輸出移位寄存器功能及應用。

   ⑤掌握數(shù)字電路設計的層次化設計思想。