74LS165 (74HC165)是常用的一種并行（串行）輸入／串行輸出移位寄存器，該器件能在A3953SB-T一個(gè)信號(hào)的控制下并行置人一個(gè)字節(jié)的數(shù)據(jù)，然后在時(shí)鐘脈沖的作用下逐位移出，也能使數(shù)據(jù)從另外一個(gè)引腳串行輸入，該器件的引腳圖如圖4. 22所示。引腳含義如下。

   A～H:-個(gè)字節(jié)的并行數(shù)據(jù)輸入端。

   S/I-( Shift／Load)：控制信號(hào)輸入端，為l時(shí)移位；為O時(shí)，將A～H端的數(shù)據(jù)輸入到內(nèi)部保存。

   CLK:時(shí)鐘信號(hào)（移位脈沖）輸入端，當(dāng)S/L =1，CLK的每一次正跳變，都會(huì)使已經(jīng)輸入到內(nèi)都的數(shù)據(jù)(A～H)從QH端移出一位，移位的順序是H最先從QH移出，A最后從QH移出。

   Clock_inhibit：時(shí)鐘脈沖禁止端，為0時(shí)，CI。K不能進(jìn)入。正常工作時(shí)必須接高電平。

   SI(Serial input)：串行數(shù)據(jù)輸入端，從該端接收串行數(shù)據(jù)，從QH端移出。

      74LS166(74HC166)的功能和74LS165 -樣，但它多了一個(gè)“清零”（9號(hào)腳）端，當(dāng)該端為低電平時(shí)，內(nèi)部數(shù)據(jù)被清零，正常工作時(shí)接高電平，Clock inhibit為高電平有效，引腳如圖4. 23所示。

并入／串出移位寄存器主要用于需要減少信號(hào)傳輸線數(shù)目的場(chǎng)合，如圖4. 24所示，需要檢測(cè)多個(gè)外部開(kāi)關(guān)量信號(hào)（即高電平或低電平），而主電路（比如單片機(jī)）缺少足夠的輸入線數(shù)目，因此無(wú)法直接讀取多個(gè)外部信號(hào)。應(yīng)用并串轉(zhuǎn)換器件74LS165，可以把外部的16個(gè)信號(hào)（即16位二進(jìn)制）一位一位地從QH端輸出并由主電路讀入，達(dá)到了擴(kuò)展輸入線的目的。