觸發(fā)器是能夠存儲1位二進制碼的邏輯電路，IC41C16256-35K它有兩個互補輸出端，其輸出狀態(tài)不僅與輸入有關，而且還與原先的輸出狀態(tài)有關。觸發(fā)器有兩個穩(wěn)定狀態(tài)，用以表示邏輯狀態(tài)“1”和“0”，在一定的外界信號作用下，可從一個穩(wěn)定狀態(tài)翻轉到另一個穩(wěn)定狀態(tài)，它是一個具有記憶功能的二進制信息存儲器件，是構成各種時序電路的最基本邏輯單元。

   基本RS觸發(fā)器

  由兩個與非門交叉耦合構成的基本RS觸發(fā)器。它是無時鐘控制低電平直接觸發(fā)的觸發(fā)器�；綬S觸發(fā)器具有置“0”、置“1”和保持3種功能。通常稱S為置“1”端，因為S=O時觸發(fā)器被置“1”；尺為置“0”端，因為R=O時觸發(fā)器被置“O”。當S=R=l時狀態(tài)保持，當S=R=O時為不定狀態(tài)，應當避免這種狀態(tài)。

   基本RS觸發(fā)器的邏輯符號如圖3.73(b)所示。二輸入端的邊框外側都畫有小圓圈，這是因為置1與置0都是低電平有效。

    在輸入信號為雙端的情況下，JK觸發(fā)器是功能完善、使用靈活和通用性較強的一種觸發(fā)器。本實驗采用74 LS112雙JK觸發(fā)器，是下降邊沿觸發(fā)的邊沿觸發(fā)器。引腳邏輯圖如圖3.74所示。JK觸發(fā)器的狀態(tài)方程.

   J和K是數(shù)據輸入端，是觸發(fā)器狀態(tài)更新的依據，若J、K有兩個或兩個以上輸入端時，組成“與”的關系。Q和Q為兩個互補輸入端。通常把Q=O、Q=l的狀態(tài)定為觸發(fā)器“0”狀態(tài)；而把Q=l，Q=O定為“1”狀態(tài)。

   JK觸發(fā)器常被用作緩沖存儲器，移位寄存器和計數(shù)器。

   CC4027是CMOS雙JK觸發(fā)器，其功能與74LS112相同，但采用上升沿觸發(fā)，R、S端為高電平有效。