一、實(shí)驗(yàn)?zāi)康?/span>

  1．學(xué)習(xí)使用FPGA實(shí)現(xiàn)直接RRD16C3.3K04數(shù)字頻率合成器。

  2．掌握直接數(shù)字頻率合成器的工作原理。

  3．學(xué)習(xí)D/A轉(zhuǎn)換器的工作原理。

  4．學(xué)習(xí)利用可編程邏輯器件進(jìn)行電子系統(tǒng)設(shè)計(jì)的方法。

   二、實(shí)驗(yàn)要求

   1．設(shè)計(jì)一個(gè)頻率及相位均可控制的具有正弦和余弦輸出的直接數(shù)字頻率合成器。該電路基于Quartus II軟件或其他EDA軟件完成設(shè)計(jì)。

   2．完成頂層電路原理圖的設(shè)計(jì)，對LPM ROM宏功能模塊進(jìn)行配置與使用，編寫相應(yīng)功能模塊的HDL設(shè)計(jì)程序。

   3．對該電路系統(tǒng)采用層次化的方法進(jìn)行設(shè)計(jì)，要求設(shè)計(jì)層次清晰、合理。

   4．根據(jù)EDA實(shí)驗(yàn)開發(fā)系統(tǒng)上的CPLD/FPGA芯片進(jìn)行適配，生成配置文件或JEDEC文件。

   5．將配置文件或JEDEC文件下載到EDA實(shí)驗(yàn)開發(fā)系統(tǒng)。

   6．將D/A轉(zhuǎn)換芯片的輸出接至示波器上，觀察輸出信號(hào)的波形。

   7．改變頻率控割字、相位控制字，觀察波形變化。

   8．計(jì)算信號(hào)的輸出頻率，記錄示波器上的信號(hào)測試頻率，比較兩者間誤差