必須杜絕以下所述的印制電路板組裝缺陷
發(fā)布時(shí)間:2016/5/22 17:34:57 訪問次數(shù):419
必須杜絕以下所述的印制電路板組裝缺陷。
● 起泡、毛刺或G933T24UF者分層,它們必然要引起導(dǎo)通孔之間或內(nèi)層導(dǎo)電圖形之間的短路。
● 露織物的區(qū)域減少了相鄰導(dǎo)電圖形之間的間距,違背了最小電氣間隙的要求。
● 暈圈或邊緣分層產(chǎn)生的區(qū)域未使邊距大于規(guī)定邊距的50%,或者大于25mm(如果對(duì)邊距未做規(guī)定)。
● 連接盤與基材的接合區(qū)域邊緣輪廓起翹或分離的高度大于連接盤的厚度。
元器件損傷。
玻璃體封裝的器件上方不能有元件,這樣會(huì)超出器件的性能要求限制。元器件不能有燒
損現(xiàn)象。如果元器件的結(jié)構(gòu)完整性和可靠性沒有受到破壞,則細(xì)裂紋、變色、彎月部裂縫或者沒有暴露器件基材和功能部位的情況都是可以接受的。
標(biāo)識(shí)
除非裝配圖/文件需要,否則不能對(duì)標(biāo)識(shí)故意改變、刪除或移動(dòng)。附加標(biāo)識(shí)(如生產(chǎn)工藝過程中使用的標(biāo)簽)不能使原始標(biāo)識(shí)模糊。
彎曲和扭曲
焊接后的弓曲和扭曲變形量在通孔安裝板中不能超過1.5%,表面安裝板中不能超過0.75%(見IPC-TM-650,2.4.22)。弓曲和扭曲不在焊接過程中或使用過程中造成元器件損壞。
必須杜絕以下所述的印制電路板組裝缺陷。
● 起泡、毛刺或G933T24UF者分層,它們必然要引起導(dǎo)通孔之間或內(nèi)層導(dǎo)電圖形之間的短路。
● 露織物的區(qū)域減少了相鄰導(dǎo)電圖形之間的間距,違背了最小電氣間隙的要求。
● 暈圈或邊緣分層產(chǎn)生的區(qū)域未使邊距大于規(guī)定邊距的50%,或者大于25mm(如果對(duì)邊距未做規(guī)定)。
● 連接盤與基材的接合區(qū)域邊緣輪廓起翹或分離的高度大于連接盤的厚度。
元器件損傷。
玻璃體封裝的器件上方不能有元件,這樣會(huì)超出器件的性能要求限制。元器件不能有燒
損現(xiàn)象。如果元器件的結(jié)構(gòu)完整性和可靠性沒有受到破壞,則細(xì)裂紋、變色、彎月部裂縫或者沒有暴露器件基材和功能部位的情況都是可以接受的。
標(biāo)識(shí)
除非裝配圖/文件需要,否則不能對(duì)標(biāo)識(shí)故意改變、刪除或移動(dòng)。附加標(biāo)識(shí)(如生產(chǎn)工藝過程中使用的標(biāo)簽)不能使原始標(biāo)識(shí)模糊。
彎曲和扭曲
焊接后的弓曲和扭曲變形量在通孔安裝板中不能超過1.5%,表面安裝板中不能超過0.75%(見IPC-TM-650,2.4.22)。弓曲和扭曲不在焊接過程中或使用過程中造成元器件損壞。
熱門點(diǎn)擊
- 電壓表和電流表的電路圖符號(hào)及功能
- 自動(dòng)光學(xué)檢測設(shè)備(AOl)的優(yōu)點(diǎn)
- SFFM激勵(lì)源的應(yīng)用
- Tape功能
- 底部填充基本工藝方法
- 封裝庫
- 設(shè)計(jì)工作所需的理論基礎(chǔ)和手段有了很大進(jìn)步
- 表面貼裝工程(SMA)的定義和特征
- SPI調(diào)試器的主要功能及屬性
- 封裝庫的管理
推薦技術(shù)資料
- 按鈕與燈的互動(dòng)實(shí)例
- 現(xiàn)在趕快去看看這個(gè)目錄卞有什么。FGA15N120AN... [詳細(xì)]
- NeuPro NPUs+ Se
- 雙通道ATA-2022H高壓放
- 旗艦大模型Grok 4、Gro
- 耦合仿真技術(shù)及高保真模型試驗(yàn)技
- GPU、FPGA、ASIC。G
- ASIC/FPGA/GPU芯片及邊緣-云端
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究