硬件連接
發(fā)布時(shí)間:2016/7/21 21:28:22 訪問(wèn)次數(shù):561
有一種繪圖儀,輸入兩個(gè)模擬量艿,y則可以在儀器上根據(jù)輸入模擬量的變化繪制出的關(guān)系曲線圖。 AAT1157現(xiàn)通過(guò)一個(gè)80C51單片機(jī)和兩片DAC0832與此繪圖儀連接,如果值同時(shí)更新則可以繪制出平滑的曲線圖,否則就會(huì)出現(xiàn)階梯波形圖,因此需要使DAC0832工作在雙緩沖方式。硬件連接如圖10,5所示。U2的Cs連接P2.5,其輸入寄存器地址為0DFFFH,U3的兩連接P2,6,其輸入寄存器地址為0BFFFH,兩個(gè)DAC0832的XFER連接在一起接到P2.7,其地址為叩FFH。所有的WRl、WRz都接到80C51的WR引腳。U2用來(lái)輸出丌值,U3用來(lái)輸入y值。
值分別存在地址30H,50H開始的數(shù)據(jù)存儲(chǔ)器中,編寫能把30H和50H中數(shù)據(jù)從U2和U3兩片DACOS32同步輸出的程序。程序中30H和50H中的數(shù)據(jù),即為繪圖儀所繪制曲線的標(biāo)點(diǎn)。
有一種繪圖儀,輸入兩個(gè)模擬量艿,y則可以在儀器上根據(jù)輸入模擬量的變化繪制出的關(guān)系曲線圖。 AAT1157現(xiàn)通過(guò)一個(gè)80C51單片機(jī)和兩片DAC0832與此繪圖儀連接,如果值同時(shí)更新則可以繪制出平滑的曲線圖,否則就會(huì)出現(xiàn)階梯波形圖,因此需要使DAC0832工作在雙緩沖方式。硬件連接如圖10,5所示。U2的Cs連接P2.5,其輸入寄存器地址為0DFFFH,U3的兩連接P2,6,其輸入寄存器地址為0BFFFH,兩個(gè)DAC0832的XFER連接在一起接到P2.7,其地址為叩FFH。所有的WRl、WRz都接到80C51的WR引腳。U2用來(lái)輸出丌值,U3用來(lái)輸入y值。
值分別存在地址30H,50H開始的數(shù)據(jù)存儲(chǔ)器中,編寫能把30H和50H中數(shù)據(jù)從U2和U3兩片DACOS32同步輸出的程序。程序中30H和50H中的數(shù)據(jù),即為繪圖儀所繪制曲線的標(biāo)點(diǎn)。
上一篇:雙緩沖方式的應(yīng)用舉例
上一篇:按照DAC120S芯片的選通條件
熱門點(diǎn)擊
- 片選信號(hào)輸入端,低電平有效
- 確定需要幾根地址線
- 機(jī)器數(shù)
- 半導(dǎo)體集成電路制造的環(huán)境要求
- N阱及N+集電極形成
- 平帶時(shí)的負(fù)界面陷阱電荷
- 系統(tǒng)設(shè)計(jì)
- 靜態(tài)顯示方式及其典型應(yīng)用電路
- 循環(huán)左移
- 金屬化電遷移的影響因素
推薦技術(shù)資料
- 泰克新發(fā)布的DSA830
- 泰克新發(fā)布的DSA8300在一臺(tái)儀器中同時(shí)實(shí)現(xiàn)時(shí)域和頻域分析,DS... [詳細(xì)]
- 100V高頻半橋N-溝道功率MOSFET驅(qū)動(dòng)
- 集成高端和低端 FET 和驅(qū)動(dòng)
- 柵極驅(qū)動(dòng)單片半橋芯片MP869
- 數(shù)字恒定導(dǎo)通時(shí)間控制模式(COT)應(yīng)用探究
- 高效率 (CSP/QFN/BG
- IC 工藝、封裝技術(shù)、單片設(shè)
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究