寫(xiě)時(shí)間時(shí)序:當(dāng)主機(jī)把數(shù)據(jù)從邏輯高電平拉到邏輯低電平的時(shí)候,寫(xiě)時(shí)間隙開(kāi)始。有LAL2027-50兩種寫(xiě)時(shí)間隙,即寫(xiě)1時(shí)間隙和寫(xiě)0時(shí)間隙。所有寫(xiě)時(shí)間隙必須最少持續(xù)ωu,包括兩個(gè)寫(xiě)周期至少1灬的恢復(fù)時(shí)間。I/0線電平變低后,Ds18B⒛在一個(gè)15~ωILs的窗口內(nèi)對(duì)I/0線采樣。如果線上事高電平,就是寫(xiě)1,如果是低電平,就是寫(xiě)0。主機(jī)要生成一個(gè)寫(xiě)時(shí)間隙,必須把數(shù)據(jù)線拉到低電平然后釋放,在寫(xiě)時(shí)間隙開(kāi)始后的15灬內(nèi)允許數(shù)據(jù)線拉到高電平。主機(jī)要生成一個(gè)寫(xiě)0時(shí)間隙,必須把數(shù)據(jù)線拉到低電平并保存ωu。

   每個(gè)讀時(shí)隙都由主機(jī)發(fā)起,至少拉低總線1u,在主機(jī)發(fā)起讀時(shí)序之后,單總線器件才開(kāi)始在總線上發(fā)送0或1。所有讀時(shí)序至少需要ωu。源程序:假設(shè)要寫(xiě)1B的數(shù)據(jù),且數(shù)據(jù)放在A中。讀時(shí)間時(shí)序:當(dāng)從DS18B⒛讀數(shù)據(jù)時(shí),主機(jī)生成讀時(shí)間隙。當(dāng)主機(jī)把數(shù)據(jù)從高電平拉到低電平時(shí),寫(xiě)時(shí)間隙開(kāi)始,數(shù)據(jù)線必須保持至少1灬;從DS18B20輸出的數(shù)據(jù)在讀時(shí)間隙的下降沿出現(xiàn)后15△s內(nèi)有效。

   因此,主機(jī)在讀時(shí)間隙開(kāi)始后必須把I/0腳驅(qū)動(dòng)拉為的電平保持15u,以讀取I/0腳狀態(tài)。在讀時(shí)間隙的結(jié)尾,I/O引腳將被外部上電阻拉到高電平。所有讀時(shí)間隙必最少ωu,包括兩個(gè)讀周期至少1u的恢復(fù)時(shí)間。