局部電源和IC間的去耦
發(fā)布時間:2017/3/7 21:40:22 訪問次數(shù):652
在直流電源回路中,負載的變化會引起電源騷擾。例如,在數(shù)字電路中,當電路從一種狀態(tài)轉(zhuǎn)換為另一種狀態(tài)時,P0403BVG就會在電源線上產(chǎn)生一個很大的尖峰電流,形成瞬變的騷擾電壓。局部去耦能夠減少沿著電源干線的騷擾傳播。連接在PCB的電源輸入口與地的大容量旁路電容起著一個低頻騷擾濾波器的作用,同時作為一個電能儲存器以滿足突發(fā)的功率需求。此外,在每個℃的電源和地之間都應(yīng)當有去耦電容,這些去耦電容應(yīng)該盡可能的接近£電源引腳,這將有助于濾除IC的開關(guān)騷擾。
配置去耦電容可以抑制因負載變化而產(chǎn)生的騷擾,其配置原則如下。在PCB的電源入口處,其電源、地線之間應(yīng)加上去耦電容。經(jīng)常并聯(lián)一大(10~220uF)一小(0.1uF)兩個電容或者并聯(lián)兩個一樣大的大電容,以用于直流電源去耦。大電容用于去除低頻干擾,小電容用于去除高頻干擾。原則上每個中小規(guī)模IC芯片都應(yīng)布置一個0.01uF的瓷片電容,如遇印制板空隙不夠,可每4~8個芯片布置一個1~10uF的鉭電容(這種去耦方式不允許使用在高速電路中)。這種器件的高頻阻抗小,在500kHz~⒛MHz范圍內(nèi)阻抗小于1Ω,而且漏電流很小(0.5uA以下)。最好不用鋁電解電容,鋁電解電容是兩層溥膜卷起來的,這種結(jié)構(gòu)在高頻時表現(xiàn)為電感。
在直流電源回路中,負載的變化會引起電源騷擾。例如,在數(shù)字電路中,當電路從一種狀態(tài)轉(zhuǎn)換為另一種狀態(tài)時,P0403BVG就會在電源線上產(chǎn)生一個很大的尖峰電流,形成瞬變的騷擾電壓。局部去耦能夠減少沿著電源干線的騷擾傳播。連接在PCB的電源輸入口與地的大容量旁路電容起著一個低頻騷擾濾波器的作用,同時作為一個電能儲存器以滿足突發(fā)的功率需求。此外,在每個℃的電源和地之間都應(yīng)當有去耦電容,這些去耦電容應(yīng)該盡可能的接近£電源引腳,這將有助于濾除IC的開關(guān)騷擾。
配置去耦電容可以抑制因負載變化而產(chǎn)生的騷擾,其配置原則如下。在PCB的電源入口處,其電源、地線之間應(yīng)加上去耦電容。經(jīng)常并聯(lián)一大(10~220uF)一小(0.1uF)兩個電容或者并聯(lián)兩個一樣大的大電容,以用于直流電源去耦。大電容用于去除低頻干擾,小電容用于去除高頻干擾。原則上每個中小規(guī)模IC芯片都應(yīng)布置一個0.01uF的瓷片電容,如遇印制板空隙不夠,可每4~8個芯片布置一個1~10uF的鉭電容(這種去耦方式不允許使用在高速電路中)。這種器件的高頻阻抗小,在500kHz~⒛MHz范圍內(nèi)阻抗小于1Ω,而且漏電流很小(0.5uA以下)。最好不用鋁電解電容,鋁電解電容是兩層溥膜卷起來的,這種結(jié)構(gòu)在高頻時表現(xiàn)為電感。
上一篇:布線分離、分流線路利保護線路
熱門點擊
- 電路板走線的阻抗
- 防止直接雷擊的辦法是采用避雷針
- ED數(shù)碼管的主要特性如下
- 電磁騷擾的頻譜
- 局部電源和IC間的去耦
- 其他磁性元器件的選擇
- 大系統(tǒng)接地
- 其他磁性元器件的選擇
- 強度占優(yōu)勢而相近的兩束衍射光
- 電磁環(huán)境
推薦技術(shù)資料
- Seeed Studio
- Seeed Studio紿我們的印象總是和繪畫脫離不了... [詳細]
- CV/CC InnoSwitch3-AQ 開
- URF1DxxM-60WR3系
- 1-6W URA24xxN-x
- 閉環(huán)磁通門信號調(diào)節(jié)芯片NSDRV401
- SK-RiSC-SOM-H27X-V1.1應(yīng)
- RISC技術(shù)8位微控制器參數(shù)設(shè)
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究