當(dāng)布線終端有分布負(fù)載、快速時(shí)鐘/脈沖的總線或點(diǎn)對點(diǎn)的網(wǎng)絡(luò)時(shí),并聯(lián)終端是最佳選擇。IDG-2000在盡量靠近負(fù)載端的位置加上拉/下拉電阻以實(shí)現(xiàn)終端的阻抗匹配稱為并行終端,如圖5-⒛所示。

   電阻Rp必須等于走線或傳輸線的特性阻抗z。,即Rp=zO,而且Rp的另一端必須與參考源共地,或接電源,究竟接在何處,取決于邏輯電路系列。并行終端的優(yōu)點(diǎn)如下:可用于分布負(fù)載;全吸收傳輸波以消除反射;當(dāng)無驅(qū)動(dòng)線路信號時(shí),設(shè)置線電壓值;當(dāng)分布負(fù)載用于走線路徑的終端時(shí),并聯(lián)終端對`總線非常適合。

   因并聯(lián)電阻一般為10~150Ω,并聯(lián)終端會(huì)消耗直流功率。在要求比較高的器件負(fù)載驅(qū)動(dòng)或在功率消耗要求高的場合,如用電池供電的產(chǎn)品,驅(qū)動(dòng)器將電流送到負(fù)載上,驅(qū)動(dòng)電流的增加將使電源所提供的直流功率消耗增加,所以對電池供電的產(chǎn)品,如筆記本電腦,并聯(lián)終端是最壞的選擇。

   具有電阻性的簡單并聯(lián)終端,也很少用到TTL或CMOS設(shè)計(jì)中。這是因?yàn)樵?/span>高邏輯狀態(tài)時(shí),要求大的驅(qū)動(dòng)電流,一般幾乎沒有驅(qū)動(dòng)器可以提供所要求的大電流。