戴維南終端與并聯(lián)終端相比具有一個優(yōu)點,即戴維南終端可以提供一種連接,IDT71028S15Y這種連接通過一個電阻接到電源端,另一個電阻接到地,如圖5-21所示,R1是上拉電阻,R2是下拉電阻。戴維南終端允許優(yōu)化邏輯高與邏輯低之間的電壓變換點。R1/R2的值決定邏輯高驅(qū)動電流和邏輯低驅(qū)動電流的相對比例,故在選擇RI、R2電阻值時,必須考慮如何避免不合適的負載電壓參考電平,該電平用于高、低邏輯變換氪。

   戴維南終端等效電阻必須等于傳輸線的特性阻抗。戴維南終端電阻將對走線上的信號提供電壓分配,可以使用下式計算終端連接點的電壓:對于戴維南終端電路,R1和R2的選擇有以下三種情況。

   R1=R2:對高、低電平邏輯的驅(qū)動要求一樣,這種設(shè)置對許多邏輯元器件是不可使用的;

   RI)R2:高電平邏輯的電流需求大于低電平邏輯的電流需求,這比較適合于大多數(shù)設(shè)計和邏輯元器件;

   Rl(R2:高電平邏輯的電流需求小于低電平邏輯的電流需求,這種設(shè)置比較適合于T兒和CMOs元器件。

   戴維南終端可以在整個網(wǎng)絡上與分布負載一起使用,也可完全吸收發(fā)送信號而消除反射。由于戴維南終端需要兩個電阻,這將增加功率損耗,減小噪聲容限,除非驅(qū)動器可提供大電流驅(qū)動。例如,當驅(qū)動器輸出5Ⅴ高電壓時,下拉電阻R2=330Ω,這一電阻必須吸收s/330=15mA的電流,若驅(qū)動器不能提供這么大的電流,電壓的高值%H將下降,噪聲容限(⒕H-%H)也將下降。