現(xiàn)代微電子工藝是以硅平面工藝為基礎(chǔ)而發(fā)展起來的。最能體現(xiàn)微電子工藝發(fā)展水平的單項工藝是光刻I藝,一般用光刻工藝或光刻特征尺寸(光刻圖形能夠分辨的最小線條寬度)來表征微電子工藝水平。

   計算機(jī)動態(tài)隨機(jī)存儲器(DRAM)芯片,從NAND128W3A2BN6E出現(xiàn)到現(xiàn)在,幾十年時間里其使用功能基本相同,具有很高的集成度,也最能反映出集成電路工藝的發(fā)展歷程。所以,通常用DRAM芯片的發(fā)展歷程來表明集成電路工藝水平的進(jìn)步。DRAM芯片發(fā)展歷程如表01所示。

   ⒛00年,集成電路芯片主流產(chǎn)品的特征尺寸已在0,18um以下,集成電路工藝開始向納米階段發(fā)展。到2004年,集成電路的特征尺寸正式進(jìn)人到納米量級,90nm線寬的集成電路工藝被大規(guī)模應(yīng)用在中央處理器(CPU)、數(shù)字信號處理電路(DSP)等復(fù)雜集成電路芯中。目前,浸潤式光刻技術(shù)已經(jīng)在22nm水平工藝上應(yīng)用,銅互連技術(shù)已應(yīng)用于高端電路芯片的生產(chǎn)工藝中,并由最初的6~7 層互連發(fā)展到現(xiàn)今的9~10層互連,已替代鋁互連技術(shù)成為主流互連技術(shù)。

   人類對電子產(chǎn)品的要求一直向著體積更小、速度更快、功耗更低、性能更高的方向發(fā)展。隨著元器件特征尺寸的持續(xù)縮小,集成電路的集成度不斷提高,傳統(tǒng)的集成電路工藝進(jìn)一步完善和拓展另

外,一些新機(jī)理、新結(jié)構(gòu)的納電子器件及電路被設(shè)計出來,與之相適應(yīng)的新的工藝技術(shù)――納電子藝已誕生。