FPGA和CPLD均屬于高密度PLD器件,兩者區(qū)別見表5.21。

   CPLD為連續(xù)式互連結(jié)構(gòu),器件引腳到內(nèi)部邏輯單元,以及各邏輯單元之間,通過全局互連總線中的多路選擇器或交叉矩陣選通構(gòu)成信號(hào)通路,如圖5.2.2⑷所示,K20A60U主要特點(diǎn)是內(nèi)部各模塊之間具有固定時(shí)延的快速互連通道,可預(yù)測(cè)延時(shí),容易消除競(jìng)爭冒險(xiǎn)等現(xiàn)象,便于各種邏輯電路設(shè)計(jì)。

   FPGA器件為分段式互連結(jié)構(gòu),由幾種長度不同的金屬連線,經(jīng)開關(guān)矩陣將各邏輯單元連接起來,如圖5.2.2(b)所示,主要特點(diǎn)是集成密度大,結(jié)構(gòu)靈活,對(duì)典型設(shè)計(jì)可獲得較高的性能。但內(nèi)部延時(shí)與器件結(jié)構(gòu)和邏輯連接等有關(guān),其速度可預(yù)測(cè)性差,在設(shè)計(jì)前難以預(yù)測(cè)邏輯設(shè)計(jì)的時(shí)序特性c

   下面以Altera公司在⒛09年推出的Cyclone IV系列FPGA器件為例,說明FPGA的基本結(jié)構(gòu)。Altera公司Cyc1onc IV系列器件

部分品種型號(hào)如表5.2.2所示。