CPLD器件在性能上主要有以下特點(diǎn)
發(fā)布時(shí)間:2018/2/26 22:48:05 訪問次數(shù):668
V0控制模塊允許每個(gè)引腳單獨(dú)地配置成輸入、輸出、雙向和三態(tài)方式,且邏輯電平為TTL電平;所有的V0引腳都由全局輸出使能信號(hào)控制。MAX1745EUB+T此外,MAX7000系列器件提供雙V0反饋結(jié)構(gòu),即宏單元和V0引腳的反饋是相互獨(dú)立的。當(dāng)VO引腳被配置為輸入引腳時(shí),與其相連的宏單元可以用做“隱埋”宏單元。MAX7000系列器件具有輸出電壓擺率制、可編程保密位、可編程功率節(jié)省模式等優(yōu)點(diǎn),每個(gè)V0引腳均具有ISP和集電極開路的特性。器件內(nèi)部設(shè)有JTAG(Joint Test Action Group,聯(lián)合測(cè)試行動(dòng)組)邊界掃描測(cè)試lBoundary scan Testing,BST,電路,可通過JTAG接口實(shí)現(xiàn)在線編程(IsPl。
CPLD器件在性能上主要有以下特點(diǎn):
①與GAL器件一樣,CPLD可進(jìn)行多次編程、改寫和擦除;
②有多位加密位,因此可完全杜絕編程數(shù)據(jù)的非法抄襲。
V0控制模塊允許每個(gè)引腳單獨(dú)地配置成輸入、輸出、雙向和三態(tài)方式,且邏輯電平為TTL電平;所有的V0引腳都由全局輸出使能信號(hào)控制。MAX1745EUB+T此外,MAX7000系列器件提供雙V0反饋結(jié)構(gòu),即宏單元和V0引腳的反饋是相互獨(dú)立的。當(dāng)VO引腳被配置為輸入引腳時(shí),與其相連的宏單元可以用做“隱埋”宏單元。MAX7000系列器件具有輸出電壓擺率制、可編程保密位、可編程功率節(jié)省模式等優(yōu)點(diǎn),每個(gè)V0引腳均具有ISP和集電極開路的特性。器件內(nèi)部設(shè)有JTAG(Joint Test Action Group,聯(lián)合測(cè)試行動(dòng)組)邊界掃描測(cè)試lBoundary scan Testing,BST,電路,可通過JTAG接口實(shí)現(xiàn)在線編程(IsPl。
CPLD器件在性能上主要有以下特點(diǎn):
①與GAL器件一樣,CPLD可進(jìn)行多次編程、改寫和擦除;
②有多位加密位,因此可完全杜絕編程數(shù)據(jù)的非法抄襲。
熱門點(diǎn)擊
- 常用電阻器的精度等級(jí)
- 二階濾波器的標(biāo)準(zhǔn)傳輸函數(shù)表達(dá)式及其零-極點(diǎn)分
- 熱電偶回路中熱電動(dòng)勢(shì)的大小
- 光電二極管的分類與應(yīng)用
- THT(通孔安裝)元器件的焊接與安裝
- 泛音晶體振蕩電路的設(shè)計(jì)
- 掌握MM440變頻器的基本參數(shù)輸入
- 添加onchip~memory
- 電流注入法(BCI法)
- 鍵盤掃描編碼電路
推薦技術(shù)資料
- 業(yè)余條件下PCM2702
- PGM2702采用SSOP28封裝,引腳小而密,EP3... [詳細(xì)]
- F28P65x C2000 實(shí)時(shí)微控制器
- ARM Cortex-M33 內(nèi)核̴
- 氮化鎵二極管和晶體管̴
- Richtek RT5716設(shè)
- 新一代旗艦芯片麒麟9020應(yīng)用
- 新品WTOLC-4X50H32
- 多媒體協(xié)處理器SM501在嵌入式系統(tǒng)中的應(yīng)用
- 基于IEEE802.11b的EPA溫度變送器
- QUICCEngine新引擎推動(dòng)IP網(wǎng)絡(luò)革新
- SoC面世八年后的產(chǎn)業(yè)機(jī)遇
- MPC8xx系列處理器的嵌入式系統(tǒng)電源設(shè)計(jì)
- dsPIC及其在交流變頻調(diào)速中的應(yīng)用研究