實(shí)驗(yàn)報(bào)告內(nèi)容LBZT52C15T1G

   1．?dāng)⑹鏊O(shè)計(jì)的BCD碼轉(zhuǎn)換電路的工作原理。

   2．完成實(shí)現(xiàn)該電路的HDL程序。

   3．給出電路的仿真結(jié)果。

   4．總結(jié)實(shí)驗(yàn)過(guò)程中遇到的問(wèn)題及解決問(wèn)題的方法。

    步長(zhǎng)可調(diào)的可逆計(jì)數(shù)器設(shè)計(jì)

   一、實(shí)驗(yàn)?zāi)康?/span>

   1．學(xué)習(xí)基于EDA技術(shù)的數(shù)字邏輯電路與系統(tǒng)的設(shè)計(jì)、開(kāi)發(fā)流程。

   2．熟練掌握一種EDA設(shè)計(jì)工具。

   3．提高應(yīng)用計(jì)算機(jī)技術(shù)進(jìn)行數(shù)字系統(tǒng)設(shè)計(jì)與輔助分析的能力。

   4．掌握加、減法計(jì)數(shù)器，以及特殊功能計(jì)數(shù)器的設(shè)計(jì)原理。

   二、實(shí)驗(yàn)要求

   1．基于Quartus II軟件或其他EDA軟件完成電路設(shè)計(jì)。

   2．編寫(xiě)相應(yīng)功能模塊的HDL設(shè)計(jì)程序。

   3．完成頂層電路原理圖的設(shè)計(jì)。

   4．對(duì)該電路系統(tǒng)進(jìn)行功能仿真。

   5．根據(jù)EDA實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)上的CPLD/FPGA芯片進(jìn)行適配，生成配置文件或JEDEC文件。

   6．將配置文件或JEDEC文件下載到EDA實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)。

   7．在EDA實(shí)驗(yàn)開(kāi)發(fā)系統(tǒng)上調(diào)試、驗(yàn)證電路功能。