優(yōu)化框體背板時(shí)鐘匹配電阻的濾波電容,改為0.1uF和0。⒆2uF。由如圖6.30所示的電容阻抗特性曲線可知,兩電容并聯(lián)后的濾波范圍在幾十兆赫茲之間。 I354SOG修改完后,再進(jìn)行測(cè)試,并聯(lián)兩電容后的測(cè)試結(jié)果如圖6.31所示。

   圖6.31 并聯(lián)兩電容后的測(cè)試結(jié)果

   圖6.31中的測(cè)試結(jié)果與以前的測(cè)試結(jié)果相比有改善,說(shuō)明干擾與ⅤT電源層有關(guān),但是耦合發(fā)生在背板還是主控制板,需要進(jìn)行進(jìn)一步的定位。

   利用專(zhuān)門(mén)加工的接插件將主控制板輸出的32.768MHz時(shí)鐘上拉到Ⅴm,然后啟動(dòng)主控制板,通過(guò)接插件上拉的原理圖如圖6.32所示。

   通過(guò)接插件上拉后再進(jìn)行測(cè)試,結(jié)果如圖6.33所示。

   圖633 通過(guò)接插件上拉后的測(cè)試頻譜圖

   再在電源線上套上磁環(huán)后進(jìn)行測(cè)試,得到如圖6.34所示的結(jié)果。