應(yīng)力記憶技術(shù)(Stress Memohzation Technique,SMT),是90nm技術(shù)節(jié)點(diǎn)以下興起的一種著眼于提升NMOS器件速度的應(yīng)力工程[21J。sMT的特點(diǎn)在于,該技術(shù)憑借拉應(yīng)力作用,可以顯著加快NMOS器件的電子遷移率,KDZTR3.6B從而提高NMOs器件的驅(qū)動(dòng)電流;然而,SMT在集成電路制造技術(shù)中如同一個(gè)“隱形人”,在整個(gè)工藝流程完成之后,該項(xiàng)技術(shù)不會(huì)對(duì)器件產(chǎn)生任何結(jié)構(gòu)性的變化。

   在業(yè)界早期的探索中,SMT出現(xiàn)了許多流派:

   (1)源、漏極離子注人完成之后,采用低應(yīng)力水平的膜層(如二氧化硅)作為保護(hù)層,對(duì)多晶硅柵極進(jìn)行高溫退火E221;

   (2)源、漏極離子注人完成之后,采用高應(yīng)力水平的膜層(如高應(yīng)力氮化硅)作為保護(hù)層,再對(duì)多晶硅柵極進(jìn)行高溫退火「23];

   (3)沉積高應(yīng)力水平的膜層之后,直接做高溫退火,而不采用預(yù)先的離子注人非晶化過(guò)程[24]。

   在這三大流派下面,還有很多具體的分支,諸如離子注入的條件差異、應(yīng)力膜系的選擇、退火條件的不同等。隨著研究的逐步深人以及工業(yè)應(yīng)用的反饋,第二種流派被越來(lái)越多的業(yè)者青睞,已經(jīng)成為SMT的主流技術(shù)。而事實(shí)上,在這一分支下,仍有許多探索和實(shí)

驗(yàn)在進(jìn)行。有研究表明傳統(tǒng)的SMT技術(shù)會(huì)降低PMOS器件的驅(qū)動(dòng)電流[25],,NMOS速度可以提高10%以上,而PMOS卻有15%的衰減。那么如何解決SMT的這種負(fù)面效應(yīng)呢?研究者再次給出了不同的答案:比較傳統(tǒng)的思路是,在完成高應(yīng)力膜層(通常是氮化硅)沉積之后,額外增加一層光刻和刻蝕,去除PMOs區(qū)域的薄膜,再進(jìn)行高溫退火。但這種方法會(huì)消耗更多的制造成本,而且引入多一層光刻和刻蝕,也會(huì)給工藝控制帶來(lái)更多的變異,因此有學(xué)者提出通過(guò)改善應(yīng)力膜層自身特性的方法,達(dá)到既可以提高NMOS的器件速度,又不損傷PMOS性能E26]。

   依照前面對(duì)于SMT的大致分類(lèi),本節(jié)將針對(duì)主流SMT的工藝流程展開(kāi)介紹。前面曾提及傳統(tǒng)的SMT技術(shù)會(huì)降低PMOS器件的驅(qū)動(dòng)電流,針對(duì)這個(gè)問(wèn)題的改善,業(yè)界叉提出了兩種解決途徑,下面將逐一進(jìn)行闡述。由于傳統(tǒng)SMT對(duì)于NMOS器件性能有顯著提升,而對(duì)PMOS性能卻有一定程度的損害。通常的思路是選擇性去除PMC)S區(qū)域的高應(yīng)力氮化硅「21],具體工藝流程如圖5.11所示L明。SMT實(shí)際上是在側(cè)墻(spacer)和自對(duì)準(zhǔn)硅化物(salicidc)之間安插進(jìn)去的一段獨(dú)立的工藝,在做完側(cè)墻之后,通常會(huì)對(duì)源、漏極進(jìn)行非晶化的離子注人,生長(zhǎng)完一層很薄的二氧化硅緩沖層之后,會(huì)在整個(gè)晶片上沉積一層高應(yīng)力氮化硅。然后通過(guò)一次光刻和干法刻蝕的工藝,去除掉PMOS區(qū)域的氮化硅,通過(guò)酸槽洗掉露出來(lái)的二氧化硅,接下來(lái)就是非常關(guān)鍵的高溫退火過(guò)程了。因?yàn)闇囟阮A(yù)算的限制,通常會(huì)采用快速高溫退火技術(shù),甚至是毫秒級(jí)退火。通常來(lái)講,會(huì)在第一次尖峰退火(spikc anneaD之后,用磷酸將剩余氮化硅全部去除,再做一次毫秒級(jí)退火。但也有人傾向于在兩次退火都做完之后,再去除氮化硅。