電源線、地線、信號(hào)走線對(duì)高頻信號(hào)應(yīng)保持低阻抗。在頻率很高的情況下,電源線、地線或信號(hào)走線都會(huì)成為接收與發(fā)射干擾的小天線。A29L800TV70KDO降低這種干擾的方法除了加濾波電容之外,更值得重視的是減小電源線、地線及信號(hào)走線本身的高阻抗。

    PCB與元器件的高頻特性

   一個(gè)PCB的構(gòu)成是在垂直疊層上使用了一系列的層壓、走線和預(yù)浸處理的多 層結(jié)構(gòu)。在多層PCB中,設(shè)計(jì)者為了方便調(diào)試,會(huì)把信號(hào)線布在最外層。 PCB上的布線是有阻抗、電容和電感特性的。

   (1)阻抗:布線的阻抗是由走線銅軌的橫切面面積和長(zhǎng)度決定的。

   (2)電容:布線的電容是由絕緣體(EOEr)特性、電流到達(dá)的范圍(A)及 走線間距(九)決定的。

   對(duì)于1盎司銅走線來說,在0.笏mm(10血l)厚的FRzI碾壓板上,位于地線

層上方的0.5mm(⒛mn)寬、⒛mm(SO0mil)長(zhǎng)的線能產(chǎn)生9.8mΩ的阻抗、 zOnH的電感、與地之間1.狁pF的耦合電容。

   在高頻情況下,印制電路板上的走線、過孔、電阻、電容、接插的分布電感 與電容等不可忽略。

   因此,各種PCB走線要短而粗,線條要均勻。電源線、地線及信號(hào)走線在印制板上的排列要恰當(dāng),盡量做到短而直,以減小信號(hào)線與回線之間所形成的環(huán)路面積。

   時(shí)鐘發(fā)生器盡量靠近使用該時(shí)鐘的器件,石英晶體振蕩器外殼要接地,石英晶體下面及對(duì)騷擾敏感的器件下面不要走線;用地線將時(shí)鐘區(qū)圈起來;時(shí)鐘線要盡量短。時(shí)鐘線垂直于I/o線比平行于I/0線干擾小,時(shí)鐘元器件引腳須遠(yuǎn)離I/0走線及其連接電纜。