由于芯片工藝飛速發(fā)展,信號的邊沿速率也是越來越快,目前信號的上升沿都在1ns左右。 MC56F8006VLF這樣就會導(dǎo)致系統(tǒng)和板級信號完整性(⒌)、電磁兼容性(EMC)的問題更加突出�？焖俚男盘柷袚Q時間(邊沿速率)將導(dǎo)致回流、串?dāng)_、阻尼振蕩(振鈴)及反射等問題的增加。

   信號的邊沿速率與信號的工作頻率是兩個不同的概念,高的邊沿速率不一定是高的頻率。例如,在實際的應(yīng)用中,可能系統(tǒng)的工作頻率并不高。但如果信號的上升速率過快,將會產(chǎn)生較大振鈴現(xiàn)象,同樣會帶來信號完整性的問題。當(dāng)振鈴信號到達(dá)器件所能容忍的極限值時會使器件內(nèi)部的半導(dǎo)體特性發(fā)生變化(電子遷移)、會使器件發(fā)熱及功耗加大等,造成系統(tǒng)的可靠性降低,并且較快的邊沿速率其功耗也較大。

   當(dāng)兼有快速的邊沿與快速的時鐘速率(縮短的總線周期)時,即使邊沿 不產(chǎn)生其他問題,由于信號的穩(wěn)定時間變短,也會引起附加的問題。

   較快的邊沿速度通常反映了較大的輸出電流,這會進(jìn)一步增加接地反彈, 尤其在寬頻總線上,較大的電流甚至?xí)黾哟當(dāng)_。

   PCB上的走線可等效為串聯(lián)和并聯(lián)的電容、電阻和電感結(jié)構(gòu)。串聯(lián)電阻的典 型值0.笏~0.55Ω/a,因為絕緣層的緣故,并聯(lián)電阻阻值通常很高。將寄生電阻、 電容和電感加到實際的PCB連線之后,連線上的最終阻抗稱為特征阻抗z。。線徑 越寬,距電源/地越近,或隔離層的介電常數(shù)越高,阻抗特性就越小。如果傳輸線和接收端的阻抗不匹配,那么輸出的電流信號和信號最終的穩(wěn)定狀態(tài)將不同,這就 引起信號在接收端產(chǎn)生反射,這個反射信號將傳回信號發(fā)射端并再次反射回來。隨 著能量的減弱反射信號的幅度將減少,直到信號的電壓和電流達(dá)到穩(wěn)定。這種效應(yīng) 稱為振蕩,信號的振蕩在高速信號的上升沿和下降沿經(jīng)�？梢钥吹�。

   信號的邊沿速率與器仵的輸出強(qiáng)度(輸出驅(qū)動電流)有直接的關(guān)系,過強(qiáng)的輸出驅(qū)動電流除了能夠提高信號的邊沿速率之外,還會對周圍的器件及傳輸線造成干擾,主要表現(xiàn)如下。

    邊沿速率與信號路徑傳播延時之比決定了對模擬行為建模的復(fù)雜度。當(dāng)邊沿速率快過信號路徑延時的4~6倍時,簡單的集中參數(shù)模型不再適用。這就是說,當(dāng)邊沿速率小于4~6Ⅱ時,6h(1h=2.54cm)或更長的PC板銅線變成了傳輸線,即使在低時鐘速率下,也容易產(chǎn)生大量的信號質(zhì)量問題。