ESD干擾原理可以從兩方面來(lái)考慮。首先,當(dāng)靜電放電現(xiàn)象發(fā)生在EUT中的被測(cè)部位時(shí),ESD放電電流也將產(chǎn)生,分析這些EsD放電電流的路徑和電流大小具有極其重要的意義。FQB19N10L值得注意的是,ESD接觸放電電流波形的上升沿時(shí)間會(huì)在1m以下,這意味著ESD是一種高頻現(xiàn)象。ESD放電電流路徑與大小不但由EUT的內(nèi)部實(shí)際連接關(guān)系(這部分連接主要在電路原理圖中體現(xiàn))決定,而且還會(huì)受這種分布參數(shù)的影響。圖1.35表達(dá)了某一產(chǎn)品:進(jìn)行ESD測(cè)試時(shí)的ESD放電電流分布路徑。圖1,35中的CPl、CP2、CP3分別是放電點(diǎn)與內(nèi)部電路之間的寄生電容、電纜與參考接地板之間的寄生電容和EUT殼體與參考接地板之間的寄生電容。這些電容的大小都會(huì)影響各條路徑上的ESD電流大小。設(shè)想一下,如果有一條ESD電流路徑包含了產(chǎn)品的內(nèi)部工作電路,那么該產(chǎn)品在進(jìn)行ESD測(cè)試時(shí)受ESD的影響就會(huì)很大;反之則產(chǎn)品更容易通過(guò)ESD測(cè)試�？梢�(jiàn),如果產(chǎn)品的設(shè)計(jì)能避免ESD共模電流流過(guò)產(chǎn)品內(nèi)部電路,那么這個(gè)產(chǎn)品的抗ESD干擾的設(shè)計(jì)是成功的,ESD抗擾度測(cè)試實(shí)質(zhì)上包含了一個(gè)瞬態(tài)共模電流(ESD電流)流過(guò)產(chǎn)品(瞬態(tài)共模電流干擾正常I作電路的原理,請(qǐng)參考1.5.5節(jié)的描述)。

    從ESD測(cè)試配置描述可以看出,在進(jìn)行ESD測(cè)試時(shí),需要將靜電槍的接地線(xiàn)接至參考接地板(參考接地板接安全地),EUT放置于參考接地板之上(通過(guò)臺(tái)面或0.1m高的支架),靜電放電槍頭指向EUT中各種可能會(huì)被手觸摸到的部位或水平耦合板和垂直耦合板,這就決定了ESD測(cè)試是一種以共模為主的抗擾度測(cè)試,因?yàn)镋SD電流最終總要流向參考接地板。其次,ESD測(cè)試時(shí)所產(chǎn)生的ESD電流還伴隨著瞬態(tài)磁場(chǎng),當(dāng)這種時(shí)變的磁環(huán)經(jīng)過(guò)電路中的任何一個(gè)環(huán)路時(shí),該環(huán)路中都會(huì)產(chǎn)生感應(yīng)電動(dòng)勢(shì),從而影響環(huán)路中的正常工作電路。例如,某電路的環(huán)路面積s=2cm2.